Коды ошибок материнских плат. Звуковые сигналы BIOS и коды ошибок BIOS

POST- коды Award BIOS Medallion V 6.0

POST-код (hex) Выполненная проверка

Выполнение стартовых процедур POST из Flash BIOS

CF Раннее определение типа процессора. Запись результатов в CMOS. Функциональный тест чтения/записи CMOS.

Если определение типа процессора или запись в CMOS закончились неудачей, устанавливается фатальная ошибка операции и выполнение POST останавливается

C0 Предварительная инициализация чипсета.

Запрет областей теневого ОЗУ, отключение кэша L2. Очистка кэша L1.

Программирование следующих базовых регистров чипсета.

Контроллеров прерываний: прием по фронту IRQ, Master Controller — IRQ 00h=INT 8...IRQ 7=INT 0Fh, Slave Controller — IRQ 8= INT 70h...IRQ 15=INT 77h.

Контроллеров ПДП.

Интервального таймера: Counter 0 — режим деления частоты на 65 536 (18,2 Гц) для генерации запросов IRQ 0 системных часов. Counter 1 — выработка импульсов для регенерации DRAM (128 циклов выполняется за 2 мс или интервал между регенерацией двух строк составляет около 15 мкс). Counter 2 — используется для озвучивания системного динамика.

RTC инициализируется в том случае, если произошел сбой питания от аккумулятора. Если сбоя Vcc (bat) не было, то инициализируются только регистры, отвечающие за взаимодействие RTC и процессора, но не часы

	Проверка типа, объема, старшего адреса и ECC ОЗУ. Проверка первых 256 Кбайт ОЗУ.
	Организация в этой области транзитного буфера, в который из Flash BIOS
	копируется Boot Block для проверки контрольных сумм
	Проверка контрольной суммы BIOS и наличия метки BBSS. Если проверки некорректны,
	принимается решение о частичном повреждении ИМС Flash BIOS. Если проверки
	корректны, то в буфер копируется программа распаковки системной BIOS
	Распаковка системной BIOS в ОЗУ, копирование в ОЗУ факультативной системы
	BIOS. Подготовка к затенению BIOS
	Копирование выполняемого кода POST в область E000h-F000h теневого ОЗУ.
	Передача управления модулю Boot Block.
	Начало выполнения POST из теневого ОЗУ.

Проверка целостности структуры BIOS. Если контрольные суммы проверки служебных полей BIOS совпадают, выполнение проверки ОЗУ продолжается, в противном случае управление передается программам восстановления BIOS

Выполнение POST в теневом ОЗУ (Shadow RAM )

1 По физическому адресу 1000:0000h распаковывается модуль BIOS — программа XGROUP, позволяющая установить все ресурсы системной платы, включая системный таймер, контроллеры прерываний и ПДП, математический сопроцессор и видеоконтроллер по умолчанию

3 Выполнение ранней инициализации чипа Super I/O, первый этап был выполнен на шагах алгоритма CFh и C0h

5 Установка начальных атрибутов видеосистемы.

Проверка флага состояния CMOS, его содержимое обнуляется

7 Сброс входного и выходного буферов контроллера клавиатуры (совместимого с ИМС 8042 или 8742). Контроллер входит в состав чипа Super I/O системной

платы. Самотестирование, инициализация контроллера клавиатуры. Разрешается подключение интерфейса клавиатуры

	Запрет подключения интерфейса компьютерной мыши PS/2.
	Определяется тип интерфейса клавиатуры (PS/2 или AT/DIN). Программируется
	контроллер клавиатуры. Разрешается использование клавиатуры
	Интерфейс PS/2-мыши еще запрещен.
	Для некоторых систем — определение портов, к которым подключены PS/2-клавиатура
	и мышь, что может вызвать переназначение портов
	Проверка теневого сегмента F000h циклами чтения и записи. Данная область
	будет использоваться для DMI и ESCD. Если проверка некорректна, то
	вырабатывается звуковой сигнал и код ошибки EFh выводится в порт 0080h
	Если записанные и считанные данные из сегмента F000h не совпадают,
	констатируется ошибка и выполнение POST останавливается

10 Определение типа установленной Flash BIOS. Проверка позволяет выбрать для BIOS соответствующую программу записи, с помощью которой загружается специальная команда Read Intelligent Identifier. Команда используется также процедурами модификации блоков ESCD и DMI, которые могут быть перезаписаны как при загрузке, так и после нее — при обращении приложений к функциям Plug and Play или DMI.

Код BIOS, выполняемый в рабочем сеансе, будет декодирован и переписан в область Run-time area (F000h).

Программирование регистров чипсета

12 Выполнение цепочки тестов CMOS. В часах RTC устанавливается режим питания. Ячейки CMOS используются в дальнейшем для хранения промежуточных результатов в ходе процедуры инициализации. В частности, в ячейки загружаются значения по умолчанию

14 Выполнение ранней инициализации чипсета. На первом этапе программируются ресурсы, недоступные разработчику системной платы. На втором этапе в регистры чипсета загружаются значения, изменяемые с помощью утилиты MODBIN. Становится возможной тонкая настройка ОЗУ и устройств PCI

16 Ранняя инициализация системного тактового генератора — установка значений по умолчанию

18 Определение параметров процессора: компании производителя, семейства, поколения, определение вида и объема кэша L1 и L2, типа SMI. Выполнение функции команды CPUID (коды и архитектура процессоров различных производителей отличаются).

Проверка регистров процессора, измерение тактовой частоты ядра процессора. После выполнения функции результат размещается в 128-разрядном слове, образованном ячейками регистров центрального процессора — EAX+EBX+ECX+EDX. Для расшифровки значения используемого кэша код сдвигается и перемещается в регистр AL

	Инициализация таблицы векторов прерываний (объем 1 024 байта, 256 типов
	прерываний). На данном этапе устанавливаются типы для 32 векторов (INT 00h-
	INT 1Fh), указывающих на процедуры BIOS.
	Выполнение проверок, направленных на обеспечение требований Y2K
	Проверка контрольной суммы CMOS и соответствия напряжения питания
	аккумулятора номиналу. Если выявлены ошибки — устанавливаются значения по
	умолчанию, задаваемые производителем системной платы

На данном этапе прием скан-кодов с клавиатуры и их обработка контроллером 8742 и процессором невозможны, поскольку запрещены прерывания, не подготовлена область данных BIOS, а клавиатура не инициализирована. Настройки Setup BIOS не должны противоречить выполнению последовательности POST

21 Инициализация системы Hardware Power Management для ноутбуков.

Формирование таблицы физических параметров, структуры для обслуживания автономного аккумуляторного питания, функций энергосбережения при работе жестких дисков, а также операций сохранения образа ОЗУ на диске

23 Обнаружение математического сопроцессора.

Проверка количества цилиндров — 40 или 80, а также типа установленного флоппи-диска.

Выполнение ранней инициализации чипсета.

Подготовка карты ресурсов BIOS, предназначенной для дальнейшей инсталляции устройств Plug and Play, а также УВВ на шине PCI

24 В процессорах поколений Intel P6 и P7 предусмотрена возможность организации доступа к памяти микропрограмм, в которой содержатся алгоритмы выполнения каждой машинной команды. На данном этапе в микрокод микропрограмм могут быть внесены изменения, позволяющие модернизировать алгоритмы или ввести новые микрокоды, предназначенные для новых машинных команд. Процедура обновления микрокода выполняется следующим образом.

С помощью команды CPUID идентифицируется процессор и определяются его параметры — тип (Type), семейство (Family), модель (Model) и коэффициент умножения частоты (Stepping).

Из модуля обновления микрокода, хранимого в BIOS, считывается нужный блок объемом 2 048 байт и распаковывается не в ОЗУ, а в SM RAM.

Обновляется микрокод процессора.

Для некоторых процессоров Intel выполняется дополнительная идентификация. Обновляется карта распределения ресурсов

Инициализируются устройства Plug and Play. Информация о ресурсах, затребованных устройствами Plug and Play, обновляется на основании сканирования данных из CMOS, расширений BIOS, расположенных на шинах расширения УВВ, а также информации, хранящейся в блоке данных ESCD. Запись данных в ESCD откладывается на финальную стадию выполнения POST

25 Ранняя инициализация PCI. Перечисление устройств на шине. Назначение ресурсов ОЗУ и УВВ.

Поиск устройства видеосистемы, расширения BIOS и запись информации в область C000:0h (сегментный адрес в регистре CS:адрес смещения в регистре IP)

26 Настройка логики, обслуживающей линии Vendor Identification.

Завершение инициализации системного тактового генератора. Отключение синхронизации неиспользуемых слотов DIMM и PCI.

Инициализация системы мониторинга напряжений и температур, выполняемая в соответствии с типом системной платы

27 Разрешение прерывания INT 09h. Повторная инициализация контроллера клавиатуры на основе новых данных (таблицы векторов прерываний, инициализации чипсета).

Для BIOS формируется 16-символьный буфер ввода и устанавливается область памяти для полноценного функционирования

29 Программирование регистров MTRR процессора поколения Р6, а также инициализация контроллера APIC процессоров Pentium.

	Программирование чипсета (например, контроллера IDE) в соответствии
	с установками в CMOS.
	Измерение внутренней частоты процессора.
	Вызов расширения BIOS видеосистемы
	Инициализация модуля многоязычности.
	Посылка данных для отображения на экране дисплея (заставка Award, тип
	процессора и его скорость)
	Программирование чипа Super I/O
	Проверка битов маскирования канала 1 контроллера прерываний (совместимого

40 Проверка битов маскирования канала 2 контроллера прерываний (совместимого с ИМС 8259)

	Проверка функционирования контроллера прерываний (совместимого с ИМС 8259)
	Подсчет общей памяти проверкой каждого двойного слова в каждой странице 64 Кбайт.
	Запись программы, предназначенной для проверки процессоров семейства AMD
	Программирование регистров MTRR процессора семейства Syrix. Инициализация
	кэша L2 процессоров поколения P6, а также инициализация APIC для P6
	Инициализация шины USB
	Проверка всей памяти, очистка расширенной памяти

55 Для многопроцессорной платформы выполняется отображение числа процессоров

57 Отображение экрана логотипа Plug and Play. Ранняя инициализация устройств Plug and Play

59 Активизация ресурса антивирусной защиты — интегрированного антивирусного средства Trend Anti-Virus

60 Этап, позволяющий загрузить программу Setup.

До этой стадии POST вы должны успеть нажать соответствующую клавишу

65 Инициализация компьютерной мыши PS/2

67 Подготовка информации для адресного пространства, предназначенного для функции вызова: INT 15h (содержимое регистра AX=E820h)

	Включение кэша L2
	Программирование регистров чипсета в соответствии с элементами, описанными
	в Setup и в таблице автоконфигурирования
	Назначение ресурсов для всех устройств Plug and Play.
	Автоматическое распределение COM-портов для интегрированных устройств
	в том случае, если установлена опция Setup “AUTO”
	Инициализация контроллера флоппи-дисков.
	Дополнительная настройка регистров флоппи-диска

73 Факультативная функция ввода утилиты обновления BIOS AWDFLASH.EXE, если она находится на флоппи-диске и выбрана комбинация клавиш

75 Обнаружение и инсталляция всех IDE-устройств: жестких дисков, LS-120, ZIP, CD-R/RW, DVD и т.д.

Если обнаружена ошибка, выводится соответствующее сообщение, и программа ожидает нажатия клавиши.

Если ошибка не обнаружена или нажата клавиша , выполнение POST продолжается.

Очистка заставки с логотипом EPA или производителя

82 В зависимости от типа чипсета и системной платы в ОЗУ выделяется область для управления питанием.

В таблицу ESCD вносятся последние изменения, связанные с управлением питанием.

После снятия заставки с логотипом EPA видеорежим восстанавливается. Запрос пароля, если таковой предусмотрен установками CMOS

83 Восстановление данных из стека временного хранения в CMOS

84 Вывод на экран сообщения “Initializing Plugand Play Cards...” об обнаруженных ранее устройствах Plug and Play и параметрах

85 Завершение инициализации USB.

Определение порядка загрузки с жестких дисков SCSI

87 Переключение видеосистемы на текстовый режим работы.

Построение таблиц SYSID в области DNI согласно спецификации “System Management BIOS”.

Для обслуживания сетевых устройств создается идентификатор UUID (Universal Unique ID), а также идентификатор для загрузки с устройств Fire Wire IEEE 1394

На данном этапе все основные процедуры инициализации завершены. Выполняется подготовка к загрузке операционной системы, составляются необходимые для этого таблицы, формируются массивы, структуры

89 Если программой Setup предусмотрено использование протокола ACPI, в верхнюю область адресного пространства 4 Гбайт вставляются соответствующие таблицы

	Сканирование в пространстве PCI расширений BIOS, предназначенных для
	реализации протокола AOL (Alert On LAN). Инициализация средств AOL
	Разрешение использования логических средств поддержки немаскированного
	прерывания NMI.
	Разрешение использования контроля четности модулей ОЗУ
	Для горячего подключения мыши PS/2 разрешается линия IRQ 12.
	Обслуживание линии IRQ 11, нормализация параметров шумовых помех линий
	запросов прерываний

91 Подготовка условий для обслуживания жестких дисков в режиме Power Management. Операции подобного типа (Suspend to RAM) могут быть реализованы в рабочем сеансе операционной системы.

Установка переменных BIOS, хранящих базовые адреса последовательных и параллельных портов, которые располагают программами расширения BIOS

93 Подготовка к сохранению информации о разделах загрузочных устройств

94 Если Setup предусмотрена, включается кэш L2. Программируется параметр Boot Up Speed.

Завершение инициализации чипсета и системы управления питанием.

Снятие стартовой заставки BIOS, на экран монитора выводится таблица распределения ресурсов.

Настройка регистров процессоров семейства AMD K6. Завершающее обновление регистров процессоров семейства Intel P6.

Окончательная инициализация подсистемы удаленной загрузки Remote Pre Boot

95 Установка режима автоматического перехода на зимнее/летнее время Daylight Saving.

Программирование контроллера клавиатуры на число нажатий в секунду и время ожидания до входа в режим автоповтора.

Чтение идентификатора клавиатуры KBD ID.

Для 101-кнопочной клавиатуры устанавливается флаг NumLock в соответствии с информацией CMOS

96 Сохранение информации о разделах загрузочных устройств.

В многопроцессорных системах выполняется завершающая настройка системы, формируются служебные таблицы и поля, используемые в рабочем сеансе операционной системы.

Настройка регистров процессоров семейства Cyrix.

Заполнение и корректировка таблицы ESCD в соответствии с состоянием системы Power Management устройств Plug and Play и ATAPI.

Корректировка CMOS в соответствии с требованиями протокола Y2K.

Установка счетчика системных часов DOS Time в соответствии с показаниями RTC CMOS. Значение времени из формата “часы:минуты:секунды” пересчитывается

в такты (временные интервалы следования импульсов) интервального таймера 18,2 Гц и записывается в область переменных BIOS — DOS Time.

Сохранение разделов устройств загрузки для дальнейшего использования интегрированными антивирусными средствами Trend Anti-Virus и Paragon Anti-Virus Protection.

Разрешение использования кэша L1.

На динамик системного блока генерируется звуковой сигнал окончания POST. Построение и сохранение таблицы MSIRQ.

Выполнение подготовки к загрузке операционной системы

FF Передача управления программе-загрузчику начального сектора BOOT. Выполнение прерывания BIOS INT 19h.

Вызванная подпрограмма позволяет (в соответствии с опцией меню BIOS Features Set Up программы Setup) опросить загрузочные устройства для поиска сектора загрузки. Для загрузки информация из сектора Цилиндр: 0, Головка: 0, Сектор:

1 считывается по адресу 07C0:0000h, после чего управление командой FAR JMP передается на начало этого блока

Выполнение программы, записанной в загрузочном секторе

ПРИМЕЧАНИЕ.

ECC (Error Correcting Code) — код коррекции ошибок применяется в модулях ОЗУ, способствуя повышению отказоустойчивости ПК. ECC позволяют исправить ошибку в одном разряде и обнаружить в двух разрядах. Поэтому компьютер, в памяти которого используются подобные коды, в случае ошибки в одном разряде может работать без прерывания, причем данные не будут искажены

BBSS (Boot Block Specification Signature) — метка сигнатуры спецификации загрузочного блока.

SMI (System Management Interrupt) — аппаратное обеспечение, интегрированное в процессор, предназначенное для управления потребляемой мощностью. Для обслуживания этих компонентов используется высокоприоритетное прерывание.

Y2K — требования, предъявляемые к коммерческим продуктам компьютерных систем для обеспечения функциональной совместимости, функциональности и прочих параметров, имевших место до и после 2000 года.

DMI (Desktop Management Interface) — протокол, позволяющий обеспечить взаимодействие программных средств с компонентами системных плат.

MTRR (Memory Type Range Registers) — регистры процессоров поколений P6 и P7, в которые заносятся данные, описывающие свойства областей памяти и определяющие тип кэши-рования памяти.

APIC (Advanced Programmable Interruption Controller) — усовершенствованный программируемый контроллер прерываний , входящий в состав чипсета. Процессор поколения P6 также располагает подобным контроллером для мультипроцессорного применения.

MSIRQ (Microsoft IRQ Routing Map) — таблица карты распределения прерываний , стандартизирована Microsoft.

SM RAM (System Management RAM) — одно из названий оперативной регистровой памяти небольшой емкости, предусмотренной в архитектуре процессоров, начиная с Pentium Pro и выше, предназначенной для хранения служебных данных.

В случае неадекватного завершения каждого из процессов алгоритм переходит на обра ботку особого случая, и POST BIOS Medallion генерирует коды, отмеченные ниже:

POST- коды особых случаев Award BIOS V 6.0 Medallion

Код системных событий (System Events codes)

Код, активизируемый при обслуживании компонентов APM или ACPI (Power Management Debug codes)

	Энергосбережение с отключением напряжения питания +12 В
	Переход в режим работы с минимальным энергопотреблением
	Прерывание для выхода из режима энергосбережения по событию
	Переход процессора в режим энергосбережения путем снижения его тактовой

	Переход в режим частичного энергосбережения с использованием технологии ACPI
	Использование компонента SMI для перехода в режим энергосбережения
	Переход процессора в режим энергосбережения с использованием технологии APM
	Переход системы в режим энергосбережения с использованием технологии APM
	Перевод системы в режим полного энергосбережения

Сообщение о фатальных ошибках выполнения операций (System Error codes)

	Ошибка обработки кода ECC
	Ошибка жесткого диска при возврате из режима энергосбережения
	Несовпадение данных при записи в сегмент F000h и считывании из него

Для сокращения времени прохождения тестовой программы POST Award BIOS вы можете воспользоваться опцией Quick Power On Self Test, которую можно обнаружить в программе Setup. В этом случае запускается модифицированная версия теста Award Software, которая, в отличие от полной версии программы, выполняется быстро.

Коды контрольных точек POST AMI BIOS 8 V1.4

Представление о дисплее кодов контрольных точек

Для отображения контрольных точек POST AMI BIOS применяются диагностические платы POST Diagnostic Card, индикаторы на системных платах, а также дисплеи контроль ных точек AMI BIOS Checkpoint Display .

Дисплей представляет собой строку кода в нижнем правом углу экрана монитора, отобра жаемую во время прохождения POST

Недостаток использования дисплея кодов контрольных точек состоит в невозможности при-менения этого метода при отключенной видеосистеме.

Назначение диспетчера инициализации устройст

В различные периоды тестирования POST управление передается специальной про грамме диспетчеру инициализации устройств DIM (Device Initialization Manager).

Эта программа получает управление от BIOS в том случае, если необходимо проверить сис темные или локальные шины компьютера. Существует несколько контрольных точек POST, предназначенных для запуска этой программы.

2Ah инициализация устройств на системной шине.

38h инициализация устройств IPL.

39h индикация ошибок при инициализации шин.

95h инициализация шин, управляемых расширениями BIOS.

DEh — ошибка конфигурации ОЗУ.

DFh — ошибка конфигурации ОЗУ.

Сообщения, генерируемые DIM, также выводятся в диагностический порт 80h и хранятся в информационном слове в процессе выполнения проверки.

Слово, в котором хранится отмеченная информация, содержит младший байт, совпадаю щий с системным POST кодом. Старший байт делится на две тетрады. Ниже представлено описание кодов, загружаемых в тетрады.

Поля старшей тетрады.

Инициализация всех устройств на интересующих шинах запрещена.

Инициализация статических устройств на интересующих шинах.

Инициализация устройств вывода информации на интересующих шинах.

Инициализация устройств ввода информации на интересующих шинах.

Инициализация устройств системной загрузки (IPL) на интересующих шинах.

Инициализация устройств общего назначения на интересующих шинах.

Сообщение об ошибках для интересующих шин.

Инициализация устройств, управляемых расширениями BIOS (для всех шин).

Инициализация загрузочных расширений BIOS, соответствующих BIOS Boot Specification (для всех шин).

Младшая тетрада.

Системные процедуры инициализации (DIM).

Шины подключения интегрированных системных устройств.

Шина ISA Plug and Play.

Шина PCMCIA.

В том случае, если обнаружена ошибка конфигурации ОЗУ, в диагностический порт вы водится циклическая последовательность кодов DEh, DFh и контрольных точек конфигура ции, которые могут принимать следующие значения.

00 ОЗУ не обнаружено.

01 установлены модули DIMM различных типов.

02 чтение из узла SPD (Serial Presence Detect) модуля DIMM произведено неудачно.

03 модуль DIMM не может быть использован на данной частоте.

04 модуль DIMM не может быть использован в данной системе.

05 ошибка в младшей странице памяти.

Контрольные точки процедур POST, выполняемых в AMIBIOS , были переработаны и дополнены в 1995 году и до настоящего времени не претерпели существенных изменений. Первое описание POST-кодов или чекпойнтов (check points), как они именуются в AMI, в их нынешнем виде появилось в связи с выходом в свет ядра v6.24 от 15 июля 1995 года. Некоторые изменения в своё время были внесены в AMIBIOS v7.0.

Особенности выполнения стартовых процедур AMIBIOS

Если в процессе старта в диагностическом порту появляются данные 55 , AA , не следует сопоставлять эту информацию с POST-кодами – мы имеем дело с типовой тестовой последовательностью, в задачи которой входит проверка целостности шины данных как таковой.

На этапе старта вывод в диагностический порт данных носит специфический для каждой платформы характер. В некоторых реализациях первый визуализируемый код связан с действиями, который компания AMI называет chipset specific stuff. Эта процедура сопровождается выводом в порт 80h значения CC и выполнением ряда действий по настройке регистров системной логики. Как правило, код CC возникает в тех случаях, когда используется системная логика от Intel.

PIIX - это чипсеты TX, LX, BX

Некоторые бортовые микросхемы ввода-вывода содержат RTC и контроллер клавиатуры, которые по старту находятся в отключенном состоянии. Цель BIOS – проинициализировать эти ресурсы платы для дальнейшего использования. В этом случае первая стартовая процедура, связанная с настройкой контроллера клавиатуры, сопровождается выводом значения 10 , затем выполняется инициализация RTC, о чем свидетельствует появление в диагностическом порту кода DD . Следует отметить, что отказ хотя бы одного из этих ресурсов повлечет нестарт системной платы в целом на первом же этапе выполнения POST.

На ряде плат процесс инициализации начинается с перевода CPU в защищенный режим. В этом случае вслед за первым визуализируемым кодом 43 выполнение POST продолжается так, как описано в документации AMIBIOS – управление передается в точку D0 .

Device Initialization Manager

Начиная с AMIBIOS95+ компания American Megatrends задекларировала обобщенный подход к инициализации устройств на всех типах шин. Для этого был разработан универсальный механизм – Device Initialization Manager (DIM), реализованный в виде автономного модуля. Запуск процедур DIM осуществляется в особые моменты выполнения POST, когда необходимо отобразить состояние инициализации Option ROM, устройств ввода и отображения информации:

Старший байт отображается в порт 81, указывая на тип выполняемой процедуры Function Number и топологию, где локализованы заданные устройства: Device Number. Топология, как аргумент, отображается в младшей тетраде 81 порта и может принимать следующие значения:

Старшая тетрада 81-го порта Function Number указывает либо на процедуру инициализации, применимую к выбранным устройствам, либо на подмножество устройств, объединенных по заданному признаку, которые следует подготовить к работе.

Этот параметр в современной редакции допускает следующие значения:

0	Reset, Detect, Disable	Построение с помощью менеджера ресурсов карты распределения ресурсов. Из блока конфигурационных компонентов NVRAM строится стратегия инициализации всех устройств, описанных функциями 01,…,05
1	Initialization for Static Devices	Инициализация дополнительных (off-board) контроллеров PCI IDE
2	Initialization for Output Devices	К инициализации средств отображения относится поиск в контрольной точке 2Ah видеоадаптеров, VGA BIOS которых размещается в сегменте C000h. Функция выполняет процедуру ROM Scan, начиная с региона Optional EGA ROM путем поиска сигнатуры 55AAh. Если сигнатура обнаружена, проверяется контрольная сумма и принимается решение о том, что Add-ROM верифицирован и готов принять управление от BIOS. Особенность процедуры - уменьшение пространства RAM выделенного для ROM в связи с «усадкой», когда код занимает меньше места, чем зарезервировано. В этом случае освобождаются регионы C800h/CC00h.
3	Initialization for Input Devices	Инициализация устройств консольного ввода (клавиатура и манипулятор «мышь») выполняется только если это указано в установках CMOS Setup.
4	Initialization for IPL Devices	Инициализация устройств Initial Program Load (IPL), с которых возможна загрузка операционной системы, выполняется в контрольной точке 38h. К IPL-устройствам согласно BIOS Boot Specification относятся FDD и HDD, позволяющие загрузить ОС. Функция проверяет соответствие найденных дисков по списку, хранящемуся в NVRAM, разрешает их использование и формирует запрос на выделение адресного пространства, портов, IRQ. Использование устройств не указанных в NVRAM становится возможным только если они поддерживают Auto-Detect.
5	Initialization for General Devices	Инициализация периферийных (on-board) и дополнительных (off-board) контроллеров, поддерживающих стандарт PnP, а также подключенных к шине PCI контроллеров USB (Universal Serial Bus).
6	POST Error Flags	Функция сбора и обработки информации об ошибках выполняется для вывода на экран сообщений пользователю в контрольной точке 39h. Обрабатываются ситуации конфликтов при распределении доступа к ресурсам памяти, портов ввода-вывода, запросов IRQ. Исследуются загрузочные возможности HDD, исходя из информации об их подключении (Master/Slave, Device ID) к соответствующим контроллерам и проверяется бесконфликтность таких подключений. Обрабатываются ошибки от консольных устройств (клавиатура и монитор). Проверяется достоверность и контрольные суммы информации в NVRAM, а также функциональность носителей NVRAM: CMOS и EEPROM.
7	Special Function	К специальным функциям модуля DIM относится поиск и инициализация устройств в контрольной точке 95h, Optional ROM которых размещается в сегменте C800h. Этот сегмент используется для дополнительных BIOS контроллеров SCSI/IDE и их RAID модификаций, которые соответствуют BIOS Boot Specification (BBS). Если обнаружен хотя бы один Optional ROM, не поддерживающий BBS, к примеру, MFM-контроллер, AMIBIOS выбирает особый режим старта операционной системы. Специальная функция обслуживает также классифицированные USB Mass Storage устройства.
8	Configure Before Boot IPL Devices	Финальное конфигурирование устройств системной загрузки, ранее инициализированных с помощью функции 4 в контрольной точке 38h, требуется на этапе передачи управления операционной системе. По результатам выполнения CMOS Setup, если изменены параметры Boot Device Priority, корректируются таблицы HDD IDE/SCSI, устройств со сменными носителями и CD-ROM. Завершается процедура построением списка загрузочных устройств в порядке, предписанном пользователем.

POST-коды

AMIBIOS 6.x

Как следует из названия, новая версия увидела свет в 1997 году. AMIBIOS97 – это современный во всех отношениях продукт с поддержкой AGP, InstantON и прочих новинок. Разработка и управление проектом доведены до совершенства с помощью разнообразных скрипт-процессоров, позволяющих генерировать код, в зависимости от особенностей построения NVRAM, DMI и т.п.

00			03		05	06	07	08	09	0A	0B	0C		0E	0F
10	11	12	13	14					19	1A
			23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F
30	31	32	33	34			37	38	39	3A	3B
40		42	43	44	45	46	47	48	49		4B	4C	4D	4E	4F
50	51	52	53	54			57	58	59
60		62	63		65	66	67
															7F
80	81	82	83	84	85	86	87	88	89		8B	8C	8D		8F
	91				95	96	97	98	99	9A	9B	9C	9D	9E	9F
A0		A2	A3	A4	A5	A6	A7	A8	A9	AA	AB	AC	AD	AE
B0	B1
												CC	CD	CE	CF
D0	D1		D3	D4	D5	D6	D7	D8	D9	DA	DB	DC	DD	DE	DF
E0	E1	E2	E4			E6						EC	ED	EE	EF
F0	F1	F2	F4	F5							FB	FC	FD		FF

код	название	описание
EE		В современных реализациях AMIBIOS первый визуализируемый код связан с обращением к устройству, с которого возможна загрузка для восстановления BIOS
CC	Chipset specific stuff Инициализация регистров системной логики	В некоторых версиях AMIBIOS первый визуализируемый код связан с инициализацией регистров системной логики от Intel, построенной на основе контроллера PIIX: чипсеты TX, LX, BX. Если система находится в режиме энергосбережения, выполняется 5V Resume - возврат к полноценному функционированию. В этом случае в диагностический порт посылается значение DD , и выполняется процедура, задача которой состоит в восстановлении из CMOS содержимого регистров контроллера памяти.
CD	Chip ID is unknown Тип Flash ROM не опознан	Специфичная для плат Gigabyte процедура обслуживания DualBIOS - код производителя и код микросхемы Flash ROM стартового BIOS не найдены в списке поддерживаемых устройств. В числе причин, по которым происходит данное событие - неисправность Flash ROM, нарушение (повреждение) проводников и элементов в схеме подключения BIOS.
CE	System halts to wait for hardware reset Несовпадение контрольных сумм в стартовом BIOS	Специфичная для плат Gigabyte процедура обслуживания DualBIOS. Если обнаружено несовпадение контрольных сумм в стартовом BIOS, выполняется остановка. После перезагрузки система запускается с запасной микросхемы Flash ROM.
CF	DualBIOS Feature inaccessible Ошибка в доступе к запасной микросхеме Flash ROM	Ошибка в доступе к запасной микросхеме Flash ROM возникает в случае, когда невозможно коммутировать сигналы, подключенные к выводам GPIO (General Purpose Input Output), управляющие опцией DualBIOS Feature. Кроме аппаратных проблем, подобная ситуация может произойти также по причине того, что запасная микросхема Flash ROM отсутствует на системной плате.
D0	Power on delay is starting, Verify initialization code checksum Запрет немаскируемого прерывания NMI. Отработка временной задержки для затухания переходных процессов. Проверка контрольной суммы Boot Block, останов при несовпадении.	Для того, чтобы «переждать» переходные процессы, связанные с включением питания, выполняется аппаратная задержка сигнала Power Good. Временная задержка в BIOS состоит из вывода тестовых последовательностей в диагностический порт для проверки линий данных. Базовая проверка адресных линий выполняется с помощью вычисления объема загрузочного блока (Boot Block) и его контрольной суммы. Если контрольная сумма не совпадает, прохождение POST прекращается. В виду того, что процессор не имеет средств запрета NMI, эта процедура осуществляется через программно-доступный триггер, управляемый из индексных регистров CMOS. Аналогичным образом выполняется запрет контроля четности.
D1	Performing the keyboard controller BAT Test, check Wake-Up status, starting memory refresh, and entering 4 GB flat mode Выполнение процедуры регенерации памяти и Basic Assurance Test. Переход в 4 GB режим адресации памяти.	Контроллеру клавиатуры дается команда BAT (Basic Assurance Test), и проверяется результат ее отработки. Если старт системы выполнен по команде Wake Up, управление передается соответствующим процедурам. Запускаются схемы регенерации памяти - задается режим счета и константа счета для первого канала системного таймера. Содержимое регистров центрального процессора сохраняется в CMOS. Процессор переключается в защищенный режим и устанавливает 4Gb лимиты сегментов в регистрах Descriptor Cache. Затем выполняется возврат в реальный режим. При этом установленные лимиты сегментов сохраняются, что обеспечивает адресацию 4Gb пространства.
D3	Starting memory sizing Определение объема и первичный тест памяти	Первичная инициализация регистров системной логики позволяет приступить к определению объема памяти. Эта процедура устанавливает значение адреса BIOS и диапазон адресов для каждого из банков памяти, в соответствии с их объемами. Адрес, начиная с которого прекращается совпадение читаемых и записанных значений, принимается как граница памяти. Процедура памяти носит аппаратно-зависимый характер и выполняется с учетом особенностей платформы.
D4	Test 512 kB done. Returning to real mode Возврат в реальный режим адресации памяти. Ранняя инициализация чипсета Установка стека	С помощью операций записи и контрольного чтения проверяется базовый регион Conventional Memory. Операция выполняется двойными словами с помощью ассемблерных команд repe stosd. Если задано прохождения POST в ускоренном режиме, то процедура носит характер обнуления области в 512 Кб с последующей верификацией данных в памяти. Процессор переводится в Real Mode, лимиты сегментов устанавливаются равными 0000FFFFh, что соответствует режиму 16-битовых адресов для обслуживания 64 Кб сегментов.
D5	The initialization code is copied to segment 0 and control will be transferred to segment 0 Перенос модуля POST из Flash ROM в транзитную область памяти	Выполняется перенос модуля Boot Block из Flash ROM в транзитную область памяти, подготовленную на предыдущем шаге. Инициализационный код BIOS размещается начиная с адреса 0 и на него передается управление.
D6	Enable Internal Cache. Checking if Ctrl Home was pressed and verifying the system BIOS checksum При несовпадении контрольной суммы или CTRL+Home выполняется переход на процедуру восстановления Flash ROM (Код E0)	Впервые с момента старта системы разрешается использование процессорного кэш L1. Контроллер клавиатуры программируется для ввода комбинации клавиш Ctrl+Home, по которой пользователь может форсировать выполнение процедуры восстановления Flash ROM. Проверка контрольной суммы BIOS выполняется только в режиме ускоренного прохождения POST, в штатной ситуации она переносится на следующий шаг. Если произошло хотя бы одно из этих событий, запускается процедура перезаписи Flash ROM.
D7	Transfer control to main BIOS Передача управления служебной программе, осуществляющей распаковку системного BIOS	При штатном прохождении POST выполняется подсчет контрольной суммы BIOS и, в случае успешной проверки, управление передается системному интерфейсному модулю, в задачу которого входит распаковка исполняемого кода и запись его в Shadow RAM. Современные версии AMIBIOS на этом завершают стартовую процедуру из Flash ROM, и POST продолжается из оперативной памяти. Существует ряд реализаций, в частности на некоторых платформах Intel, где перенос кода BIOS в RAM детализирован промежуточными процедурами D8-DC. Если контрольные суммы BIOS не совпадают, принимается решение о вызове процедуры перезаписи Flash ROM. Выполняется инициализации контроллера ввода-вывода (SIO) и управление передается на шаг E0h.
D8	The main system BIOS runtime code will be decompressed Полная распаковка системного BIOS	В ранних версиях AMIBIOS выполняется распаковка исполняемого кода в транзитный буфер по адресу 1000:0000. Необходимость временного хранения связана с тем, что копия BIOS в системной памяти не может быть создана до тех пор, пока не будет запрещен доступ к ROM.
D9	Passing control to the main system BIOS in shadow RAM Передача управления системному BIOS в Shadow RAM	Регистры системной логики настраиваются так, что обращение к Flash ROM перенаправляется на копию BIOS в Shadow RAM. Исполняемый код переносится из области временного хранения в сегмент F000. POST передает управление в контрольную точку 03 .
DA	Read SPD is over. Load CAS latency into memory controller Чтение информации из SPD (Serial Presence Detect) модулей DIMM	В зависимости от аппаратных особенностей платформы, выполняется чтение SPD из установленных модулей DIMM. По результатам опроса устанавливаются регистры чипсета, отвечающие за временные характеристики работы с памятью. Формируется значение Memory Top.
DB	Use MTRRs to control memory access Настройка MTRR регистров центрального процессора	Платформы, построенные на процессорах AMD, выполняют настройку MTRR-регистров таким образом, чтобы перенаправить циклы обращения к памяти с шины ISA в область PCI-адресов. После включения кэш инициализация памяти завершается и выполняется запуск процедуры регенерации.
DC	End of memory detection. RAM is in normal operation mode Контроллеры памяти программируются согласно данным, полученным из SPD	Регистры контроллера памяти программируются согласно значениям, полученным из SPD. Модули DIMM переводятся из командного режима в режим нормального функционирования.
DD	Early initialization RTC and KBC Ранняя инициализация RTC, который интегрирован в SIO чип	Некоторые бортовые микросхемы ввода-вывода содержат RTC и контроллер клавиатуры, которые по включению питания находятся в отключенном состоянии. Цель BIOS - проинициализировать эти ресурсы платы для дальнейшего использования. Следует отметить, что отказ хотя бы одного из этих ресурсов повлечет нестарт системной платы в целом на первом же этапе выполнения POST. Если система находится в режиме энергосбережения, выполняется 5V Resume - возврат к полноценному функционированию: выполняется процедура, которая восстанавливает содержимое регистров контроллера памяти из CMOS. В этом случае управление передается в контрольную точку 11 .
DE	Ошибка конфигурации системной памяти. Фатальная ошибка	Если в процессе инициализации возникает фатальная ошибка конфигурации памяти, в диагностический порт последовательно выводятся значения DF и DE , а следом за ними код ошибки. . На системный динамик выводится последовательность звуковых сигналов, соответствующая коду ошибки, увеличенному на 5. Выполнение POST прекращается.
DF	Invalid Memory Configuration Ошибка конфигурации системной памяти
E0	Start recovery procedure Выполняется подготовка к перехвату INT19 и проверяется возможность старта системы в упрощенном режиме	Процедура восстановления BIOS выполняется, если пользователь форсировал программирование Flash ROM, удерживая по старту клавиши Ctrl+Home, либо при несовпадении контрольных сумм. В современных BIOS конфигурирование контроллера гибких дисков в составе SIO завершено еще на предыдущем этапе, а группа процедур, выполнявшихся ранее в точках E1 , E2 , E6 сведена к установке векторов прерываний и подготовке контроллера DMA. Выполняется подготовка к перехвату INT19 и проверяется возможность старта в упрощенном режиме. Если обнаружены ошибки, выводится предупреждение пользователю. См. комментарий к коду 11 .
E1	Initializing the interrupt vector table Установка векторов прерываний	Установка векторов прерываний выполняется исходя из ограниченных возможностей загрузочного блока. В нем хранится Run-Time код, содержащий обработчики прерываний для процедуры перезаписи Flash ROM, который определяет сокращенный вариант сервиса. См. комментарий к коду 12 .
E2	Восстановление содержимого CMOS, поиск и инициализация BIOS	См. комментарий к коду 14 .
E3	Подготовка контроллеров прерываний и непосредственного доступа к памяти	Инициализация контроллера DMA состоит в установке полярности сигналов DRQ и DACK, назначении приоритетов каналов и запрете удлиненного цикла записи. Для контроллера прерываний устанавливается режим прием запросов по фронту сигнала IRQ и назначается режим фиксированных приоритетов. Векторные прерывания IRQ0-IRQ7 картируются на INT8-INT0F, а IRQ8-IRQ15 - на INT70h-INT77. См. комментарий к коду 13 .
E6	Enabling the floppy drive controller and Timer IRQs. Enabling internal cache memory Разрешение прерываний от системного таймера и FDC	Разрешаются прерывания от системного таймера IRQ0 и контроллера дисковода IRQ6, для этого в регистре маскирования запросов мастер-контроллера (порт 21) обнуляются биты 0 и 6. Для того чтобы читаемая информация была кэширована в Internal Cache, необходимо выполнение двух условий, объединенных по «И»: в регистре управления процессора CR0 бит 30 должен быть обнулен; при выполнении цикла чтения памяти сигнал разрешения кэширования KEN#, формируемый логикой, должен быть активен.
EC	Initializing the DMA and Interrupt controllers Повторная инициализация контроллеров IRQ и DMA	Настройка контроллера прямого доступа к памяти и контроллера прерываний. Генерация таблицы векторов прерываний.
ED	Initializing the floppy drive Инициализация дисковода	Инициализация дисковода состоит из ряда процедур, одна из которых предназначена для определения количества дорожек. Если дисковод 80-дорожечный, после позиционирования на цилиндр с номером 60 обратный ход на цилиндр 1 переводит сигнал track0 в пассивное состояние, а еще один шаг на цилиндр 0 - в активное. Если дисковод 40-дорожечный, при попытке позиционирования на цилиндр 60 головки упрутся в ограничитель, часть шаговых импульсов не будет отработана и собьется момент перехода с цилиндра 1 на 0, что обнаружится при анализе сигнала track0. Определяется продольная плотность записи для установленного носителя, для чего выполняется чтение при двух значениях тактовой частоты FDC, управляемой через порт 3F7h. Если успешное чтение имело место при обмене данными со скоростью 500 Кбит/с, принимается решение, что установлена дискета 1.2/1.44Mb, при 250 Кбит/с - 360/720Кb. По значению байта количества секторов в загрузочном секторе уточняется объем носителя. 15 sec/track соответствует дисководам объемом 1.2 Mb, а для устройств 1.44 Mb используется значение 18 sec/track. Размер устройства - 5.25« или 3.5» - для данной процедуры определять не обязательно, так как стоит задача получить информацию о дисководе и носителе достаточную для загрузки, при условии, что из CMOS ее брать нельзя. Если в процессе выполнение инициализации дисковода обнаружены ошибки, дальнейшее прохождение POST не выполняется.
EE	Looking for a floppy diskette in drive A: Reading the first sector of the Diskette Чтение загрузочного сектора с дискеты	В современных реализациях AMIBIOS код EE - первый визуализируемый POST код, который выводится в диагностический порт при обращении к устройству, с которого возможна загрузка для восстановления BIOS. Повторный вызов процедуры чтения загрузочного сектора с дискеты (Cylinder:00, Head:00, Sector:01) выполняется на этапе восстановления BIOS. Если носитель не обнаружен, выводится приглашение пользователю «Insert diskette in A:».
EF	A read error occurred while reading the floppy drive Ошибка дисковых операций	В эту точку управление передается, если обнаружены ошибки при дисковых операциях и с носителя не удалось прочитать загрузочный сектор. Сообщение об ошибках выводится на монитор, прохождение POST продолжается до успешного завершения операции. Если сбои при чтении вызваны аппаратными проблемами, неуспешные попытки чтения формируют бесконечный цикл, выход из которого требует вмешательства пользователя.
F0	Searching for the AMIBOOT.ROM file in the root directory Поиск файла AMIBOOT.ROM	По содержимому служебных полей загрузочного сектора определяется, где помещен корневой каталог, в котором выполняется поиск файла с именем AMIBOOT.ROM. Имя файла AMIBOOT.ROM - зарезервированная константа. Для успешного восстановления BIOS необходимо переименовать файл на гибком диске в соответствии с данным соглашением.
F1	The AMIBOOT.ROM file is not in the root directory В корневом каталоге файл AMIBOOT.ROM не найден	В эту точку управление передается при ошибке чтения корневого каталога либо если в нем не найден файл AMIBOOT.ROM.
F2	Reading and analyzing the floppy diskette FAT to find the clusters occupied by the AMIBOOT.ROM file Считывание FAT	Считывается FAT (File Allocation Table) дискеты и по содержимому каталога определяется начало кластерной цепочки, соответствующей файлу AMIBOOT.ROM. В случае, если файл с указанным именем не найден, выполняется безусловный переход в контрольную точку F1 для организации бесконечного цикла, выход из которого возможен только при успешном чтении файла с образом BIOS.
F3	Reading the AMIBOOT.ROM file, cluster by cluster Считывание AMIBOOT.ROM	На основании цепочки кластеров, описанной в FAT, считывается файл AMIBOOT.ROM.
F4	The AMIBOOT.ROM file is not the correct size Объем файла AMIBOOT.ROM не соответствует объему Flash ROM	В эту точку управление передается, если размер файла с образом BIOS не соответствует объему микросхемы Flash ROM, установленной на системной плате.
F5	Disabling internal cache memory Запрет Internal Cache	Путем установки в «1» бита 30 регистра CR0 запрещается Internal Cache для того, чтобы обеспечить когерентность данных при взаимодействии с Flash ROM. В противном случае, после считывания статусного регистра микросхемы все действия будут выполняться над кэш-копией. Процедура отключения кэш носит аппаратно-зависимый характер. Для некоторых наборов системной логики запрет кэш на данном шаге не выполняется, так как адресный регион, в котором находится Flash ROM, является некэшируемым.
FB	Detecting the type of Flash ROM Определение типа Flash ROM	Определение типа Flash ROM выполняется, как правило, с помощью команды Read Intelligent Identifier. После её записи по любому адресу в регионе ROM, запоминающее устройство переключается из режима чтения памяти в режим ReadID. В таком состоянии из указанного региона будет читаться не содержимое ROM, а идентификаторы: по смещению 0 - Manufacturer Code; по смещению 1 - Device Code. Перед выполнением всех этих действий необходимо снять блокировку сигнала Flash WE, а также разрешить доступ к региону, для этого программируются регистры системной логики.
FC	Erasing the Flash ROM Стирание основного блока Flash ROM	Flash ROM состоит из загрузочного блока, одного или нескольких блоков параметров и основного блока. Для стирания основного блока выполняется команда Erase Flash, состоящая из кодов Erase Setup и Erase Confirm. Flash ROM переходит в режим стирания и в его адресном пространстве считывается не содержимое, а статус, на основании которого процессор определяет момент завершения операции и ее успешность.
FD	Programming the Flash ROM Программирование основного блока Flash ROM	Программирование основного блока выполняется по алгоритму, который специфицирован производителем запоминающего устройства. Как правило, для каждой записываемой ячейки передается команда, которая состоит из двух кодов: Program Setup и записываемого байта. Момент завершения и успешность операции записи контролируется по статусному регистру Flash ROM. Процесс циклически повторяется для всех ячеек основного блока.
FF	Flash ROM programming was successful. Next, restarting the system BIOS Рестарт BIOS Коды распакованного системного BIOS, выполняемые в ShadowRAM (Runtime code is uncompressed in F000 shadow RAM)	В эту точку управление передается в случае успешного программирования FlashROM. Далее необходимо выполнить рестарт BIOS. Для этого выполняется команда прямого межсегментного перехода по адресу FFFF:0000 (CS=FFFF, IP=0000).
10	Issuing KBC blocking and unblocking command Ранняя инициализация контроллера клавиатуры	Клавиатуре передана команда сброса. В порт 64h посылаются команды C8/C9 разрешающие или запрещающие управление линией А20. В зависимости от аппаратной реализации используются выводы общего назначения Pin23 и Pin24, соответствующие первому и второму биту второго порта контроллера клавиатуры, совместимого по программной модели с 82С42.
11	Restore the DRAM registers Возврат из состояния STR (Suspend to RAM)	Возврат из состояния STR (Suspend to RAM) предполагает восстановление контента оперативной памяти. Для этого из CMOS считывается, а в регистры контроллера памяти записывается содержимое, актуальное к моменту выполнения STR. Запускаются схемы регенерации памяти. E0 .
12	Reenable SMRAM. Setup MTRRs Восстановление доступа к SMRAM (System Management RAM)	Выполняется настройка System Management RAM (SMRAM) для процедуры обработки System Management Interrupt (SMI Handler). Регистры процессора MTRR настраиваются на обеспечение требуемых условий доступа к региону памяти в сегментах A000 и B000, картируемых на SMRAM. На некоторых платформах для обозначения данной процедуры используется код E1 .
13	Restore the Refresh rate Восстановление регенерации памяти	Платформы, построенные на процессорах Intel, восстанавливают содержимое регистров контроллера памяти, отвечающих за регенерацию памяти. На платформах AMD данная процедура не выполняется. На некоторых платформах для обозначения данной процедуры используется код E2 .
14	Restore CMOS and call VGA BIOS Поиск и инициализация VGA BIOS	Для платформ с интегрированным видео выполняется поиск и инициализация VGA BIOS. На некоторых платформах для обозначения данной процедуры используется код E3 .
03		Запрет немаскируемого прерывания NMI. Определение типа сброса
05		Инициализация стека. Запрет кэширования памяти и контроллера USB
06		Выполнение в ОЗУ служебной программы
07		Распознавание процессора и инициализация APIC
08		Проверка контрольной суммы CMOS
09		Проверка отработки клавиш End/Ins
0A		Проверка сбоя батарейного питания
0B		Очистка буферных регистров контроллера клавиатуры
0C		Контроллеру клавиатуры передается команда тестирования
0E		Поиск дополнительных устройств, обслуживаемых контроллером клавиатуры
0F		Инициализация клавиатуры
10		Клавиатуре передается команда сброса
11		Если нажата клавиша End или Ins, выполняется сброс CMOS
12		Перевод в пассивное состояние контроллеров DMA
13		Инициализация чип сета и кэш L2
14		Проверка системного таймера
19		Выполняется тест формирования запросов на регенерацию DRAM
1A		Проверка длительности цикла регенерации
20		Инициализация устройств вывода
23		Считывается порт ввода контроллера клавиатуры. Опрашивается Keylock Switch и Manufacture Test Switch
24		Подготовка к инициализации таблицы векторов прерываний
25		Инициализация векторов прерываний завершена
26		Через порт ввода контроллера клавиатуры опрашивается состояние перемычки Turbo Switch
27		Первичная инициализация контроллера USB. Обновление микрокода стартового процессора
28		Подготовка к установке видеорежима
29		Инициализация LCD панели
2A		Поиск устройств, обслуживаемых дополнительными ROM
2B		Инициализации VGA BIOS, проверка его контрольной суммы
2C		Выполнение VGA BIOS
2D		Согласование INT 10h и INT 42h
2E		Поиск видеоадаптеров CGA
2F		Тест видеопамяти адаптера CGA
30		Тест схем формирования разверток адаптера CGA
31		Ошибка видеопамяти или схем формирования разверток. Поиск альтернативного видеоадаптера CGA
32		Тест видеопамяти альтернативного видеоадаптера CGA и схем разверток
33		Опрос состояния перемычки Mono/Color
34		Установка текстового режима 80х25
37		Видеорежим установлен. Экран очищен
38		Инициализация бортовых устройств
39		Вывод сообщений об ошибках на предыдущем шаге
3A		Вывод сообщения «Hit DEL» для входа в CMOS Setup
3B		Начало подготовки к тесту памяти в защищенном режиме
40		Подготовка дескрипторных таблиц GDT и IDT
42		Переход в защищенный режим
43		Процессор в защищенном режиме. Прерывания разрешены
44		Подготовка к проверке линии A20
45		Тест линии A20
46		Определение размера ОЗУ выполнено
47		Тестовые данные записаны в Conventional Memory
48		Повторная проверка Conventional Memory
49		Тест Extended Memory
4B		Обнуление памяти
4C		Индикация процесса обнуления
4D		Запись в CMOS полученных размеров Conventional и Extended memory
4E		Индикация реального объема системной памяти
4F		Выполняется расширенный тест Conventional Memory
50		Коррекция размера Conventional Memory
51		Расширенный тест Extended Memory
52		Объемы Conventional Memory и Extended Memory сохранены
53		Обработка отложенных ошибок четности
54		Запрет контроля четности и обработки немаскируемых прерываний
57		Инициализация региона памяти для POST Memory Manager
58		Выводится приглашение для входа в CMOS Setup
59		Возврат процессора в реальный режим
60		Проверка страничных регистров DMA
62		Тест регистров адреса и длины пересылки контроллера DMA#1
63		Тест регистров адреса и длины пересылки контроллера DMA#2
65		Программирование контроллеров DMA
66		Очистка регистров Write Request и Mask Set POST
67		Программирование контроллеров прерываний
7F		Разрешение запроса NMI от дополнительных источников
80		Устанавливается режим обслуживания прерываний от порта PS/2
81		Тест интерфейса клавиатуры при ошибках сброса
82		Установка режима работы контроллера клавиатуры
83		Проверка статуса Keylock
84		Верификация объема памяти
85		Вывод на экран сообщений об ошибках
86		Настройка системы для работы Setup
87		Распаковка программы CMOS Setup в Conventional Memory.
88		Работа программы Setup завершена пользователем
89		Завершено восстановление состояния после работы Setup
8B		Резервирование памяти дополнительному блоку переменных BIOS
8C		Программирование конфигурационных регистров
8D		Первичная инициализация контроллеров HDD и FDD
8F		Повторная инициализация контроллера FDD
91		Конфигурирование контроллера жестких дисков
95		Выполняется ROM Scan для поиска дополнительных BIOS
96		Дополнительная настройка системных ресурсов
97		Проверка сигнатуры и контрольной суммы дополнительного BIOS
98		Настройка System Management RAM
99		Установка счетчика таймера и переменных параллельных портов
9A		Формирование списка последовательных портов
9B		Подготовка области в памяти для теста сопроцессора
9C		Инициализация сопроцессора
9D		Информация о сопроцессоре сохраняется в CMOS RAM
9E		Идентификация типа клавиатуры
9F		Поиск дополнительных устройств ввода
A0		Формирование регистров MTRR (Memory Type Range Registers)
A2		Сообщений об ошибках на предыдущих этапах инициализации
A3		Установка временных характеристик автоповтора клавиатуры
A4		Дефрагментирование неиспользованных регионов RAM
A5		Установка видео режима
A6		Очистка экрана
A7		Перенос исполняемого кода BIOS область Shadow RAM
A8		Инициализация дополнительного BIOS в сегменте E000h
A9		Возврат управления системному BIOS
AA		Инициализация USB шины
AB		Подготовка модуля INT13 для обслуживания дисковых сервисов
AC		Построение таблиц AIOPIC для поддержки мультипроцессорных систем
AD		Подготовка модуля INT10 для обслуживания видео сервисов
AE		Инициализация DMI
B0		Таблица конфигурации системы выведена
B1		Инициализация ACPI BIOS
00		Программное прерывание INT19h – загрузка Boot Sector

Звуковые сигналы

В обязанности данной функции входит поддержка удаленной загрузки по сети, поэтому требуется выполнить посик Boot ROM сетевого адаптера. Если он найден, а установками CMOS Setup в меню Boot Device Priority загрузка по сети указана как первое устройство, выполняется настройка процедур INT18h и INT19h.

Код ошибки может принимать следующие значения: * 0: оперативная память не обнаружена * 1: установлены модули DIMM различных типов * 2: модуль DIMM не оснащен SPD либо чтение содержимого SPD закончилась неудачей * 3: модуль не соответствует системным требованиям для работы на заданной частоте * 4: модуль не может быть использован в данной системе * 5: время между активацией строк модуля и переходом его в состояние регенерации не соответствует системным требованиям * 6: обнаружена ошибка в младшей странице - первые 64 Kb памяти

звуки	ошибка
1 короткий	Ошибка регенерации памяти. Возможно, неисправен программируемый таймер прерываний или программируемый контроллер прерываний.
2 коротких	Ошибка процедуры POST. Не прошла одна из проверок оборудования.
3 коротких	Ошибка чётности памяти в первых 64K. Возможно, неисправна микросхема памяти.
4 коротких	Ошибка системного таймера или первого банка памяти
5 коротких	Ошибка процессора
6 коротких	Ошибка линии управления A20. Неисправность контроллера клавиатуры, которая не позволяет переключить процессор в защищенный режим.
7 коротких	Ошибка виртуального режима процессора
8 коротких	Ошибка чтения/записи видеопамяти. Отсутствует или неисправен видеоадаптер.
9 коротких	Контрольная сумма BIOS неверна
10 коротких	Ошибка чтения/записи регистра управления питанием в энергонезависимой памяти (CMOS). Неисправность цепей управления питанием.
11 коротких	Ошибка кэша 2-го уровня
1 длинный	Все проверки прошли нормально - компьютер готов к загрузке операционной системы
1 длинный, 1 короткий	Ошибка блока питания
1 длинный, 2 коротких	Ошибка в ПЗУ BIOS-а видеокарты или ошибка гашения обратного хода строчной развертки
1 длинный, 3 коротких	Обнаружена ошибка в памяти выше 64К

Compaq BIOS:

	Error Message	Description
		System is booting properly
	BIOS ROM checksum error	The contents of the BIOS ROM to not match the expected contents. If possible, reload the BIOS from the PAQ

		Check the video adapter and ensure it"s seated properly. If possible, replace the video adapter
7 beeps (1 long, 1s, 1l, 1 short, pause, 1 long, 1 short, 1 short)		The AGP video card is faulty. Reseat the card or replace it outright. This beep pertains to Compaq Deskpro systems
1 long neverending beep		Memory error. Bad RAM. Replace and test
		Reseat RAM then retest; replace RAM if failure continues

IBM Desktop BIOS:

	Error Message	Description
		System is booting properly
	Initialization error	Error code is displayed
	System board error
	Video adapter error
	EGA/VGA adapter error
	3270 keyboard adapter error
	Power supply error	Replace the power supply
	Power supply error	Replace the power supply
		Replace the power supply

IBM Thinkpad BIOS:

Beeps/Error	Description
Continuous beeping	System board failure
One beep; Unreadable, blank or flashing LCD	LCD connector problem; LCD backlight inverter failure; video adapter faulty; LCD assembly faulty; System board failure; power supply failure
One beep; Message "Unable to access boot source"	Boot device failure; system board failure
One long, two short beeps	System board failure; Video adapter problem; LCD assembly failure
One long, four short beeps	Low battery voltage
One beep every second	Low battery voltage
Two short beeps with error codes	POST error message
	System board failure

IBM Intellistation BIOS:

Beep error code:	Action / Run diagnosics on the following components:
1-1-3 CMOS read/write error	1. Run Setup 2. System Board
1-1-4 ROM BIOS check error	1. System Board
1-2-X DMA error	1. System Board
1-3-X	1. Memory Module 2. System Board
1-4-4	1. Keyboard 2. System Board
1-4-X Error detected in first 64 KB of RAM.	1. Memory Module 2. System Board
2-1-1, 2-1-2	1. Run Setup 2. System Board
2-1-X First 64 KB of RAM failed.	1. Memory Module 2. System Board
2-2-2	2. System Board
2-2-X First 64 KB of RAM failed.	1. Memory Module 2. System Board
2-3-X	1. Memory Module 2. System Board
2-4-X	1. Run Setup 2. Memory Module 3. System Board
3-1-X DMA register failed.	1. System Board
3-2-4 Keyboard controller failed.	1. System Board 2. Keyboard
3-3-4 Screen initialization failed.	1. Video Adapter (if installed) 2. System Board 3. Display
3-4-1 Screen retrace lest detected an error.	1. Video Adapter (if installed) 2. System Board 3. Display
3-4-2 POST is searching for video ROM.	1. Video Adapter (if installed) 2. System Board
4	1. Video Adapter (if installed) 2. System Board
All other beep code sequences.	1. System Board
One long and one short beep during POST. Base 640 KB memory error or shadow RAM error.	1. Memory Module 2. System Board
One long beep and two or three short beeps during POST.(Video error)	1. Video Adapter (if installed) 2. System Board
Three short beeps during POST.	1. See "System board memory" on page 62. 2. System Board
Continuous beep.	1. System Board
Repeating short beeps.	1. Keyboard stuck key? 2. Keyboard Cable 3. System Board

Mylex BIOS:

	Error Message	Description
		System is booting normally
	Video adapter error	The video adapter is either faulty or not seated properly. Check the adapter
	Keyboard controller error	The keyboard controller IC is faulty. Replace the IC if possible
		The keyboard controller IC is faulty or the keyboard is faulty. Replace the keyboard, if problem still persists, replace the keyboard controller IC
		The programmable interrupt controller is faulty. Replace the IC if possible
		The programmable interrupt controller is faulty. replace the IC if possible
	DMA page register error	The DMA controller IC is faulty. Replace the IC if possible
	RAM refresh error

	RAM parity error
	DMA controller 0 error	The DMA controller IC for channel 0 has failed
		The CMOS RAM has failed
	DMA controller 1 error	The DMA controller IC for channel 1 has failed
	CMOS RAM battery error	The CMOS RAM battery has failed. If possible, replace the CMOS or battery
	CMOS RAM checksum error	The CMOS RAM has failed. If possible, replace the CMOS
	BIOS ROM checksum error	The BIOS ROM has failed. If possible replace the BIOS or upgrade it

Mylex 386 BIOS:

	Error Message	Description
		System is booting normally
	Video adapter failure	Either the video adapter is faulty, not seated properly or is missing
1 long, 1 short, 1 long	Keyboard controller error	Either the keyboard controller IC is faulty or the system board circuitry is faulty
1 long, 2 short, 1 long		Either the keyboard controller is faulty or the system board circuitry is faulty
1 long, 3 short, 1 long
1 long 4 short, 1 long		The programmable interrupt controller IC is faulty
1 long, 5 short, 1 long	DMA page register error	The DMA controller IC 1 or 2 is faulty or the system board circuitry is faulty
1 long, 6 short, 1 long	RAM refresh error
1 long, 7 short, 1 long
1 long, 8 short, 1 long	RAM parity error
1 long, 9 short, 1 long	DMA controller 1 error	The DMA controller for channel 0 is faulty or the system board circuitry is faulty
1 long, 10 short, 1 long		Either the CMOS RAM is faulty. Replace the CMOS
1 long, 11 short, 1 long	DMA controller 2 error	The DMA controller for channel 1 is faulty or the system board circuitry is faulty
1 long, 12 short, 1 long	CMOS RAM battery error	The CMOS RAM battery is faulty or the CMOS RAM is bad. Replace the battery if possible
1 long, 13 short, 1 long	CMOS checksum error	The CMOS RAM is faulty
1 long 14 short, 1 long	BIOS ROM checksum failure	The BIOS ROM checksum is faulty. Replace the BIOS or upgrade

Phoenix ISA/MCA/EISA BIOS:

The beep codes are represented in the number of beeps. E.g. 1-1-2 would mean 1 beep, a pause, 1 beep, a pause, and 2 beeps.

With a Dell computer, a 1-2 beep code can also indicate that a bootable add-in card is installed but no boot device is attached. For example, in you insert a Promise Ultra-66 card but do not connect a hard drive to it, you will get the beep code. I verified this with a SIIG (crap -- avoid like the plague) Ultra-66 card, and then confirmed the results with Dell.

	Error Message	Description
	CPU test failure	The CPU is faulty. Replace the CPU
	System board select failure	The motherboard is having an undetermined fault. Replace the motherboard
	CMOS read/write error	The real time clock/CMOS is faulty. Replace the CMOS if possible
	Extended CMOS RAM failure	The extended portion of the CMOS RAM has failed. Replace the CMOS if possible
	BIOS ROM checksum error	The BIOS ROM has failed. Replace the BIOS or upgrade if possible
		The programmable interrupt timer has failed. Replace if possible

	DMA read/write failure	The DMA controller has failed. Replace the IC if possible
	RAM refresh failure	The RAM refresh controller has failed
	64KB RAM failure	The test of the first 64KB RAM has failed to start
	First 64KB RAM failure	The first RAM IC has failed. Replace the IC if possible
	First 64KB logic failure	The first RAM control logic has failed
	Address line failure	The address line to the first 64KB RAM has failed
	Parity RAM failure	The first RAM IC has failed. Replace if possible
	EISA fail-safe timer test	Replace the motherboard
	EISA NMI port 462 test	Replace the motherboard
	64KB RAM failure	Bit 0; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 1; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 2; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 3; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 4; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 5; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 6; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 7; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 8; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 9; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 10; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 11; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 12; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 13; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 14; This data bit on the first RAM IC has failed. Replace the IC if possible
	64KB RAM failure	Bit 15; This data bit on the first RAM IC has failed. Replace the IC if possible
	Slave DMA register failure	The DMA controller has failed. Replace the controller if possible
	Master DMA register failure	The DMA controller had failed. Replace the controller if possible
	Master interrupt mask register failure
	Slave interrupt mask register failure	The interrupt controller IC has failed
	Interrupt vector error	The BIOS was unable to load the interrupt vectors into memory. Replace the motherboard

	Keyboard controller failure
	CMOS RAM power bad	Replace the CMOS battery or CMOS RAM if possible
	CMOS configuration error	The CMOS configuration has failed. Restore the configuration or replace the battery if possible

	Video memory failure	There is a problem with the video memory. Replace the video adapter if possible
	Video initialization failure	There is a problem with the video adapter. Reseat the adapter or replace the adapter if possible
		The system"s timer IC has failed. Replace the IC if possible
	Shutdown failure	The CMOS has failed. Replace the CMOS IC if possible
	Gate A20 failure	The keyboard controller has failed. Replace the IC if possible
	Unexpected interrupt in protected mode	This is a CPU problem. Replace the CPU and retest
	RAM test failure	System RAM addressing circuitry is faulty. Replace the motherboard
	Interval timer channel 2 failure	The system timer IC has failed. Replace the IC if possible
	Time of day clock failure	The real time clock/CMOS has failed. Replace the CMOS if possible
	Serial port failure	A error has occurred in the serial port circuitry
	Parallel port failure	A error has occurred in the parallel port circuitry
	Math coprocessor failure	The math coprocessor has failed. If possible, replace the MPU

	Description
	Verify real mode

	Initialize system hardware
	Initialize chipset registers with initial values
	Set in POST flag
	Initialize CPU registers
	Initialize cache to initial values

	Initialize power management
	Load alternative registers with initial POST values
	Jump to UserPatch0
	Initialize timer initialization
	8254 timer initialization
	8237 DMA controller initialization
	Reset Programmable Interrupt Controller
	Test DRAM refresh
	Test 8742 Keyboard Controller
	Set ES segment register to 4GB

	Clear 512K base memory
	Test 512K base address lines
	Test 51K base memory
	Test CPU bus-clock frequency
	CMOS RAM read/write failure (this commonly indicates a problem on the ISA bus such as a card not seated)
	Reinitialize the chipset
	Shadow system BIOS ROM
	Reinitialize the cache
	Autosize the cache
	Configure advanced chipset registers
	Load alternate registers with CMOS values
	Set initial CPU speed
	Initialize interrupt vectors
	Initialize BIOS interrupts
	Check ROM copyright notice
	Initialize manager for PCI Options ROMs
	Check video configuration against CMOS
	Initialize PCI bus and devices
	initialize all video adapters in system
	Shadow video BIOS ROM
	Display copyright notice
	Display CPU type and speed

	Set key click if enabled

	Test for unexpected interrupts
	Display prompt "Press F2 to enter setup"
	Test RAM between 512K and 640K
	Test expanded memory
	Test extended memory address lines
	Jump to UserPatch1

	Configure advanced cache registers
	Enable external and CPU caches
	Initialize SMI handler
	Display external cache size
	Display shadow message
	Display non-disposable segments
	Display error messages
	Check for configuration errors
	Test real-time clock
	Check for keyboard errors
	Setup hardware interrupt vectors
	Test coprocessor if present
	Disable onboard I/O ports
	Detect and install external RS232 ports
	Detect and install external parallel ports
	Reinitialize onboard I/O ports
	Initialize BIOS Data Area
	Initialize Extended BIOS Data Area
	Initialize floppy controller
	Initialize hard disk controller
	Initialize local bus hard disk controller
	Jump to UserPatch2
	Disable A20 address line
	Clear huge ES segment register
	Search for option ROMs
	Shadow option ROMs
	Setup power management
	Enable hardware interrupts



	Scan for F2 keystroke

	Clear in-POST flag
	Check for errors
	POST done - prepare to boot operating system

	Check password (optional)
	Clear global descriptor table
	Clear parity checkers
	Check virus and backup reminders
	Try to boot with INT 19
	Interrupt handler error
	Unknown interrupt error
	Pending interrupt error
	Initialize option ROM error

	Extended Block Move
	Shutdown 10 error
	Keyboard Controller failure (most likely problem is with RAM or cache unless no video is present)
	Initialize the chipset
	Initialize refresh counter
	Check for Forced Flash

	Do a complete RAM test
	Do OEM initialization
	Initialize interrupt controller
	Read in bootstrap code
	Initialize all vectors
	Initialize the boot device
	Boot code was read OK

Quadtel BIOS:

	Error Messages	Description
		System is booting normally
		The CMOS RAM is faulty. Replace the IC if possible
		The video adapter is faulty. Reseat the video adapter or replace the adapter if possible
	Peripheral controller error	One or more of the system peripheral controllers is bad. Replace the controllers and retest

Расшифровка кодов POST-карты для "Award BIOS 4.5 "

Award BIOS Version 4.51PG

C0 программирование регистров микросхемы Host Bridge для установки следующих режимов: External Cache запрещен. Запрещено копирование в ячейки External Cache информации, читаемой процессором (все шинные циклы Non Cacheable), а также запрещен просмотр TAGRAM на предмет кэш-попаданий (Force Cache Miss). Internal Cache запрещен. Запрещено формирование сигнала KEN# микросхемой Host Bridge, это запрещает процессору кэшировать читаемые данные. Перед запретом Internal Cache очищается программно либо аппаратно. Shadow RAM запрещено. Это приводит к направлению циклов обращения к адресам расположения System BIOS и Additional BIOS непосредственно на соответствующие ROM , а не Shadow RAM. Данная процедура пишется под конкретный Chipset. Выполняется программирование PIIX ресурсов: Контроллера DMA, контроллера прерываний, таймера, блока RTC. Контроллер DMA переводится в пассивный режим, так как конкретная инициализация каналов (установка базовых адресов, длин блоков, режимов передачи) задача не POST, а программ поддержки периферийных устройств, выполняемых уже по ходу рабочего сеанса. Контроллер прерываний настраивается следующим образом.

Master Controller (IRQ0-IRQ7) : режим векторных прерываний, прием запроса по фронту IRQ в соответствии IRQ0=INT8...IRQ7=INT0Fh.
Slave Controller (IRQ8-IRQ15) : режим векторных прерываний, прием запроса по фронту IRQ в соответствии IRQ8=INT70h...IRQ15=INT77h.
На этом этапе происходит только подготовка контроллера прерываний к работе, сами прерывания запрещены, и разрешаются существенно позже, предположительно, после теста памяти 31 Таймер настраивается следующим образом.
Counter 0 : генерация запросов IRQ0 для подсчета DOS Time, устанавливается режим деления частоты на 65536, в результате частота IRQ0 равна 18.2 Hz.
Counter 1 : генерация запросов DRAM Refresh, устанавливается режим деления частоты на 20, в результате интервал между регенерацией двух строк DRAM около 15 мкС, т.е. 128 циклов выполняется за 2 мС.
Counter 2 : Используется для звука. На данном этапе просто переводится в пассивное состояние, установка параметров этого счетчика происходит при выдаче сигнала на системный динамик.
Подсистема Real Time Clock нуждается в инициализации только в случае, если произошел сбой батарейного питания. Иначе полная инициализация CMOS не выполняется, потому что это приводило бы к сбросу часов при каждом включении. Если сбоя VCC(BAT) не было, инициализируются только регистры, отвечающие за взаимодействие RTC и процессора, но не сами часы
С1 Путем последовательных записей и контрольных считываний определяется тип памяти, суммарный объем и размещение по строкам. Результатом этого шага является настройка следующих параметров DRAM контроллера: тип памяти (SDRAM, EDO, FPM); картирующая информация (в зависимости от расположения по Socket); значение параметра Memory. Если адрес, сформированный процессором, превышает Memory , данный цикл направляется на PCI. Более точная настройка временнЫх параметров DRAM выполняется позже, в соответствии с содержимым Setup RAM либо SPD
C3 Проверка первых 256К DRAM для организации Temporary Area. Распаковка System BIOS в DRAM, копирование Option ROMs в DRAM. Этот этап выполняется для подготовки к операции Shadow. Необходимость в Temporary Area связана с тем, что Shadow блоки ОЗУ, закрепленные за соответствующими ПЗУ, включаются на те же диапазоны адресов, что и сами ПЗУ, из-за этого нельзя выполнить пересылку (распаковку) за один прием, потому что читать надо ROM, а записывать в Shadow RAM. Поэтому вначале на соответствующий диапазон картируется ROM и выполняется пересылка (распаковка) в транзитный буфер Temporary Area, затем перепрограммируется Host Bridge так, чтобы на область адресов BIOS картировать Shadow RAM и из транзитного буфера код переносится в Shadow RAM. На этапе C3 тестируются первые 256 Кбайт DRAM, которые в дальнейшем будут использованы как транзитный буфер.
Выполняется проверка контрольных сумм и наличие метки BBSS. Если метка не обнаружена или контрольные суммы не совпадают, принимается решение о частичном повреждении микропрограмм BIOS. Управление передается на подпрограмму восстановления FlashROM, расположенную в BootBlock. (BootBlock POST Codes)
C5 Выполняемый код POST переносится в Shadow RAM и далее выполняется из Shadow RAM для ускорения прохождения POST.
Shadow RAM быстрее ROM по двум причинам: разрядность ROM 8 бит, разрядность RAM равна разрядности локальной шины данных процессора. Время выборки используемых DRAM существенно меньше аналогичного параметра используемых ROM / Flash ROM
C6 Определение присутствия, объема и типа External Cache. Наличие и параметры External Cache определяются путем записей и контрольных считываний по специальному алгоритму
C8 Проверка целостности компонентов BIOS, расположенных в ROM. В случае несовпадения контрольной суммы компонентов делается вывод о повреждении области 128 Кб, содержащей внешний по отношению к системному BIOS файл awardext.rom. В виду того, что системный BIOS хранится в следующем 128 Кб блоке, некоторые 2 Мбит BIOS могут корректно обрабатывать эту ошибку и передавать управление на программу восстановления.
CF Определение типа процессора. Результат помещается в CMOS. В виду того, что не все RTC инициализируются к этому моменту, сначала выполняется тест чтения/записи.
Если по каким либо причинам определение типа CPU закончилось неудачей, такая ошибка становится фатальной и POST дальше не выполняется и система останавливается.

01 В ранних версиях BIOS выполнялась проверка флагов признаков результата арифметической операции по такому алгоритму: флаги переноса (CF), нуля (ZF), знака (SF), переполнения (OF) принудительно устанавливаются в 1 командой SAHF, после этого проверяется что команды условного перехода JC, JZ, JS, JO выполняются. Затем подобным образом проверяется правильность отработки условных переходов при нулевых значениях этих флагов. Позднее от этого отказались по причине того, что неправильная работа флагов является очень грубой ошибкой процессора, при наличии которой POST все равно не дойдет до этого теста. Кроме того, начиная с 80386, процессоры имеют автономный тест, и при наличии такой грубой ошибки маловероятно, что процессор начнет выполнение POST вообще.

02 Зарезервировано для ProcessorTest 2. Проверка регистров процессора путем записи и контрольного считывания. От этого теста отказались приблизительно на этапе 80386 по той же причине, что и для теста 01 .
03 Предполагается, что верен вариант Soyo, согласно которому выполняется только настройка EISA ресурсов, а PIIX ресурсы (DMA, INT, Timer, RTC) настраиваются на шаге C0 , как это было описано выше, однако в зависимости от конкретной версии BIOS могут быть вариации.
NMI (Non Maskable interrupt) немаскируемое прерывание, имеет фиксированный номер вектора (2), используется для сообщения процессору об аварийных ситуациях (ошибка четности DRAM, активность сигнала IOCHCK# на ISA и т.п.).
PIE , AIE , UIE (в исходном документе Award опечатка, по ошибке указано UEI) - это три разрешающих бита для формирования запроса прерывания схемой RealTimeClock (IRQ8 = INT 70h), по трем условиям, которые можно взаимонезависимо разрешать и запрещать.
PIE (Periodic Interrupt Enable ) - разрешение периодических прерываний с программно устанавливаемой частотой.
AIE (Alarm Interrupt Enable ) - разрешение прерываний от будильника, формируемых при совпадении значений часов, минут, секунд в регистрах подсчета времени и регистрах будильника.
UIE (Update Interrupt Enable ) - разрешение прерываний при завершении цикла обновления состояния счетчиков часов:минут:секунд (1 раз в секунду).
SQWV - режим генерации программируемой частоты на специальном выходе микросхемы RTC. PIE, AIE, UIE, SQWV запрещаются при выполнении POST, для этого записывается соответственно управляющий байт в регистр 0Bh микросхемы RTC.
04 Проверка формирования запросов на регенерацию DRAM.
В классической реализации PC AT запросы на регенерацию DRAM генерирует канал 1 системного таймера 8254. К его выходу также подключен триггер, работающий в счетном режиме и меняющий свое состояние на противоположное при каждом запросе. Состояние этого триггера можно программно считывать через бит 4 порта 61h. Проверка Refresh Toggle заключается в проверке того факта, что этот триггер переключается с заданной частотой. Однако появились chipset, использующие другие алгоритмы регенерации DRAM, с целью свести к минимуму простои CPU из-за регенерации. В этом случае, несмотря на то, что Refresh Trigger сохраняется для совместимости, по нему уже нельзя проверить формирование запросов на регенерацию. Начиная с этого момента становится возможным использование стека
05 Если установлены адаптеры EGA или VGA, поддерживаемые собственным BIOS, операция Blank Video на этом этапе невозможна, так как Video BIOS еще не инициализирован. Если установлены CGA или MDA, обслуживаемые процедурами видео сервиса System BIOS, теоретически есть возможность очистить экран на этом шаге.
Проверка и инициализация контроллера клавиатуры. Контроллеру клавиатуры передается команда самотестирования и контролируется статус после ее завершения. Затем передается команда разрешения интерфейса клавиатуры.
Примечание 1 : На данный момент прием кодов нажатых клавиш еще невозможен, так как запрещены прерывания, не подготовлены области данных BIOS, не инициализирована сама клавиатура.
06 Тест Shadow области памяти, начинающейся с адреса F000h, где размещен BIOS. Предположительно выполняются некоторые действия направленные на дополнительную проверку памяти или содержимого памяти, так как если на шаге C5 в Shadow RAM размещен BIOS, тестировать его уже поздно. Возможно, данный шаг обусловлен спецификацией конкретного ChipSet либо присутствует в BIOS, не поддерживающих Early Shadow.
07 Проверка функционирования CMOS и батарейного питания.
Батарейное питание проверяется путем чтения регистра 0Dh микросхемы RTC. Бит 7 этого регистра индицирует ошибку батарейного питания, причем он сообщает об ошибке, даже если в данный момент питание CMOS в норме, но с момента последнего считывания регистра 0Dh имело место пропадание питания CMOS. Если зафиксирована ошибка питания, BIOS запоминает этот факт, но POST не останавливается. Затем выполняется Verify Basic R/W functionality - проверка ячеек CMOS как проверка памяти. Записываются значения, выполняется контрольное считывание и проверяется равенство читаемого кода записанному. В отличие от ошибки батарейного питания, ошибка, выявленная этой проверкой считается фатальной и приводит к остановке на коде 07 .
BE Настройка конфигурационных регистров CHIPSET. Программирование конфигурационных регистров микросхем Host Bridge и PIIX. Значения загружаются из таблицы BIOS defaults, доступной пользователю с помощью утилиты MODBIN .
08 В сложившемся разногласии видимо верное значение Absent, в виду того, что 64К, о которых здесь идет речь, уже протестированы, так как входят в 256К, задействованных на шагах C3 , C5 . OEM Specific действия по первичной настройке DRAM Controller соответственно уже проделаны.
09 Процессоры IBM/Cyrix имеют внутренние регистры для более гибкого управления кэшированием. На этом шаге выполняется машинная команда CPUID для распознавания типа процессора (видимо, основная процедура распознавания CPU происходит существенно позже, на данном этапе следует выяснить IBM/Cyrix это или нет), если распознан IBM/Cyrix, инициализируются его регистры расширенного управления кэшированием. Выполняется инициализация L2 Cache Controller (запись управляющих слов в соответствующие регистры конфигурационного блока Host Bridge, очистка TAGRAM).

0A1 Генерация таблицы векторов прерываний. Таблица имеет объем 1024 байта и содержит 256 указателей на процедуры обработки прерываний, на каждую процедуру - два 16-битовых слова: смещение и сегмент, на данном этапе устанавливаются 32 вектора (INT 00h - INT 1Fh), на процедуры обработки соответствующих прерываний (Interrupt Handlers), входящие в состав BIOS. Векторы 33-120 устанавливаются на процедуру заглушку. Настройка ресурсов Power Management. На этом шаге также происходит первичная настройка подсистемы управления питанием, входящей в состав PIIX, схемы генерации SMI (System Management interrupt) и установка вектора SMI .

0B Если нажата клавиша INS, выполняется установка CMOS по умолчанию. Существенно важный момент для BIOS, поддерживающих SoftMenu. (См. FAQ №9 ) .
Проверяется контрольная сумма блока ячеек CMOS, отвечающего за хранение конфигурационной информации, если фиксируется ошибка, устанавливается программный флаг CMOS недостоверен. Этот флаг также устанавливается, если ранее, на шаге 07 было выявлено пропадание батарейного питания CMOS.
Если BIOS поддерживает PnP, выполняется сканирование ISA PnP устройств и инициализация их параметров (Адрес, Номера IRQ и DRQ). Для PCI устройств устанавливаются основные параметры в блоке конфигурационных регистров (PCI Bus Cycle parameters, I/O and MEMORY Address). Блок конфигурационных регистров PCI устройства содержит поля, имеющие одинаковое назначение у всех PCI устройств (стандартные) и поля, специфичные для конкретного устройства. Установка параметров PCI устройств, о которой здесь идет речь сводится к установке значений стандартных полей.
В процессорах класса P6 существует доступ к памяти микропрограмм, в которой хранится микрокод для выполнения каждой машинной команды. Внесение изменений в микрокод, дает возможность изменять алгоритмы выполнения имеющихся машинных команд и добавлять новые.
0C Инициализация блока переменных BIOS. На этом этапе присваиваются стартовые значения переменным BIOS, находящимся в 256-байтовом блоке 0040:0000h - 0040:00FFh.
Разногласия с Initialize Keyboard, видимо решаются в пользу варианта Soyo, так как второе после включения питания мигание светодиодов клавиатуры происходит уже после инициализации видеоадаптера
0D Классический подход к обнаружению видеоадаптера следующий: проверяется наличие EGABIOS или VGABIOS путем проверки наличия сигнатуры 55 AA по адресу начала Video BIOS (Seg:Offs = C000:0000h ). Если сигнатура обнаружена, проверяется контрольная сумма Video BIOS, если она правильная, происходит передача управления командой CALL FAR по адресу Seg:Offs = C000:0003h на инициализационную процедуру Video BIOS. Эта процедура настраивает видеоадаптер, переустанавливает вектор прерывания INT 10h (Video Service) на сервисную процедуру Video BIOS, выдает заставку видеоадаптера и возвращает управление вызвавшей процедуре System BIOS командой RET FAR. Если Video BIOS не обнаружен, делается попытка обнаружить CGA или MDA, путем сканирования пространства портов и поиска регистров управления CGA/MDA. Если CGA или MDA обнаружены, BIOS инициализирует видеоадаптер. В отличие от EGA/VGA, у CGA/MDA адаптеров Video BIOS нет и обработка INT 10h для CGA/MDA входит в обязанности System BIOS. Если не обнаружен никакой видеоадаптер - генерируется звуковой сигнал.
На этом же этапе происходит распознавание типа процессора (процессоров) настройка I/O APIC, Local APIC, программирование Host Bridge для установки параметров Host Bus (Front Side Bus). Для распознавания типа процессора обычно используется команда CPUID.
Для измерения тактовой частоты используется измерение частоты инкрементирования регистра TSC (Time Stamp Counter), который инкрементируется по каждому такту Internal CPU CLK. В качестве генератора образцовой частоты может использоваться либо системный таймер, либо RTC. Некоторые BIOS не используют Time Stamp Counter, а измеряют время выполнения цикла из последовательности команд, для которых известно количество тактов на команду. Так делалось, когда процессоры не имели TSC
0E Если установлен видеоадаптер CGA или MDA, выполняется тест Video RAM. Для EGA/VGA такой тест был проделан Video BIOS на шаге 0D , при выполнении инициализационной процедуры C000:0003h .
Относительно настройки APIC: скорее всего она разбита на два этапа, выполняемых на шагах 0D и 0E .
Предположительно на этом шаге, а не 0F , настраивается клавиатура и разрешаются аппаратные прерывания от таймера 8254 (IRQ0) и клавиатуры (IRQ1).
Инициализация RPB (Remote Pre Boot) подсистемы удаленной загрузки,
0F Проверка первого контроллера DMA 8237, ошибочно указанного в документации SOYO канал 0 - перепутаны понятия "канал DMA" и "контроллер DMA". Проверка выполняется путем записи и контрольного считывания регистров базового адреса и длины пересылки. Собственно тестовых пересылок данных с помощью DMA каналов на этом шаге и вообще в POST не выполняется. Таким образом проверяется только чтение/запись регистров контроллера DMA процессором с помощью команд IN / OUT.
BIOS Checksum должен был проверяться при распаковке, видимо расположение BIOS Checksum Test на этом этапе было до того, как BIOS разделили на Boot Block и основной (упакованный) блок.
Известно, что на этом этапе выполняется определения клавиатуры и ее внутренний тест. Запрещены Reset контроллера клавиатуры и обслуживаемый им интерфейс манипулятора "мышь" PS/2. Эти действия выполняются позже на шаге 3D.
10 Проверка второго контроллера DMA 8237.
11 Проверка страничных регистров контроллеров DMA. Страничные регистры необходимы для расширения 16-битового адреса формируемого контроллером 8237 до 24-битового (ISA) или 32-битового (EISA).
Обособление страничных регистров от контроллера DMA обусловлено тем, что в старых системах использовался контроллер DMA Intel 8237 в виде отдельной микросхемы, он способен формировать только 16-битовые адреса, поэтому устанавливался дополнительный блок расширения адреса (DMA Page Registers).
Тест страничных регистров выполняется путем записей и контрольных считываний, без собственно DMA операций (пересылок)
14 Тест канала (счетчика) 2 системного таймера. Канал 2 системного таймера используется для генерации звука. По нашим сведениям какого-либо классического подхода к этому тесту не сформировано, некоторые BIOS ограничиваются записью и контрольным считыванием регистров таймера, доступных для записи и чтения (R/W test).
Некоторые BIOS программируют таймер на формирование заданного интервала и контролируют длительность сформированного интервала по часам RTC. Однако в случае расхождения не понятно кто ошибся - Timer или RTC. Предположительно, Award 4.51 ограничился R/W тестом,
15 Проверка регистра маскирования запросов первого контроллера прерываний. Следует сказать, что использование термина "Channel" для контроллера прерываний нетрадиционно и приведет к путанице. Приняты следующие обозначения: Первый контроллер прерываний (Master), 8259#1. Регистры доступны по адресам 20h, 21h. Обрабатывает IRQ0-IRQ7, которым присвоены вектора INT 08h - INT 0Fh. Второй контроллер прерываний (Slave), 8259#2. Регистры доступны по адресам A0h, A1h. Обрабатывает IRQ8-IRQ15, которым присвоены вектора INT 70h - INT 77h. Выход Slave8259 подключен ко входу IRQ2 Master 8259.
На этом шаге проверяется регистр маскирования первого контроллера прерываний путем записи тестовых кодов в порт 21h и контрольного считывания. Однако проверки собственно операции маскирования, как индивидуального разрешения/запрещения линий IRQ POST не выполняет.
16 Проверка регистра маскирования запросов второго контроллера прерываний. Операция аналогична шагу 15 , адрес регистра маскирования для второго контроллера прерываний - A1h.
17 Зарезервировано. Видимо у более ранних версий BIOS на этом шаге выполнялась следующая операция: устройства источники IRQ (Timer, Keyboard...) программировались таким образом, чтобы запрос IRQ зафиксировался в пассивном состоянии, затем выполнялось чтение регистров запросов контроллеров прерываний 8259#1 и 8259#2 и проверялся тот факт, что соответствующие запросы пассивны.
Практика ремонта плат, показывает, что фиксация IRQ в состоянии 0 или 1 дает о себе знать только в момент, когда нужно взаимодействовать с устройством, IRQ которого неисправно (так происходит в большинстве случаев). На этапе теста контроллера прерываний такой дефект НЕ выявляется, поэтому предполагается, что BIOS не делает указанного действия.
18 По описанию этот шаг подобен шагу 17 , однако, если на шаге 17 проверялось отсутствие запросов, то здесь наоборот, устройства источники IRQ программируются на активизацию запросов и проверяется запуск процедур обработки прерывания для активизированных запросов.
На основании тех же экспериментальных данных, о которых шла речь в описании шага 17 , можно считать, что шаг 18 действительно отсутствует в том смысле, который имеет в виду Award. Имеется подтверждение о его существовании и выполнении совершенно иных тестовых процедур, связанных с определением типа процессора.
19 Проверка пассивности запроса немаскируемого прерывания (NMI). Запрос NMI используется для сообщения процессору об аварийных ситуациях (ошибка четности памяти, активность сигнала #IOCHCK на шине ISA). Он приводит к генерации прерывания с фиксированным номером вектора - 2 и обрабатывается без участия 8259. Указанные аварийные события приводят к установке триггера NMI, сброс этого триггера выполняется программно, его состояние также можно опросить (используется порт 61h). Обычно этот тест подразумевает выполнение программного сброса триггера NMI и проверку, что он не установился повторно
1A Предположительно, что этот шаг Reserved, а вывод на экран значения тактовой частоты CPU происходит на шаге 0D.
1E , 1F Установка параметров шины EISA в соответствии с содержимым NV memory (EISA BIOS). Проверяется контрольная сумма блока параметров EISA (NVM Checksum), если она верная, контроллер EISA инициализируется в соответствии с указанными параметрами.
20 ...2F Инициализация EISA устройств. В отличие от ISA, шина EISA имеет средства для индивидуальной адресации слотов (раздельные сигналы SELECT). Таким образом, имеется возможность программно распознать, в каком слоте какое устройство установлено. Возможно также выполнить раздельный доступ к конфигурационным регистрам подобно PCI, что и делается на этом шаге .
30 1 .Get Base Memory and Extended Memory Size
2.P6 Multi-P BIOS Only - Init I/O and Local APIC

3.Program K5/K6 CPU"s Write Allocation
Определение объема Base Memory и Extended Memory. Это завершающая стадия определения объема памяти, к этому моменту все операции по картированию выполнены, и на этой стадии уже начинается тестирование памяти, BIOS выполняет запись/контрольное считывание, определяет, начиная с какого адреса прекращается совпадение читаемых значений записанным и этот адрес принимается как граница памяти.
Настройка APIC применительно к P6 освещена достаточно мало.
K5/K6 Write Allocation - это нововведение AMD, которое сводится к следующему. У процессоров Intel поводом для кэширования ячейки является только ее чтение, после того, как ячейка с определенным адресом кэширована, это приносит пользу также и при записи (Write Back), однако само кэширование выполняется только при чтении, поэтому если в выполняемом коде попадается серия из последовательных записей по одинаковым (или близким) адресам, кэш не приносит пользы, если до этого эти адреса не считывались программой. AMD Write Allocation - режим, при котором поводом для кэширования является не только чтение данных, но и запись. Это чревато коллизиями, как любое отступление от стандарта Intel, поэтому AMD предусмотрела возможность программного управления этим режимом, вплоть до отключения его. Настройка регистров процессоров AMD K5/K6, управляющих этим режимом, и есть часть шага 30.

31 1. Test base memory from 256K to 640K and extended memory above 1MB .
2. Test Extended Memory from 1M to the of memoryusing various patterns.
NOTE: This will be skipped in EISA mode and can be "skipped" with ESC key in ISA mode.
3. USB Init .
Основной отображаемый на экране тест оперативной памяти. Для объема памяти, определенного на шаге 30 выполняется тест, путем записи нескольких видов Pattern и их контрольного считывания. Предположительной причиной разногласий по EISA является тот факт, что по старым стандартам, иметь более 16 Мбайт памяти могла только EISA система. Сейчас это не так, и вся физически присутствующая память тестируется на этом этапе, во всяком случае для не EISA системы.
Инициализация USB. По USB есть сомнения: это действие не имеющее отношение к тесту памяти и для него должны были зарезервировать отдельный код.
32 IfEISA Mode flag is set then test EISA memory found in slots initialization.
NOTE: This will be skipped in ISA mode and can be "skipped" with ESC key in EISA mode.
Display the Award Plug and Play BIOS Extension message (PnP BIOS ONLY).
Program all onboard super I/O chips(if any) including COM ports, LPT ports, FDD port... according to setup value Program onboard audio devices
Если исходить из предположения, что вся память проверяется на шаге 31 , то для шага 32 верным кажется вариант Soyo, где нет упоминаний про память.
Выводится заставка Plug and Play BIOS Extension .
Настройка ресурсов Super I/O. Микросхема SIO вводится в режим конфигурирования. В соответствии с установками Setup, если CMOS достоверен, программируются параметры: базовые адреса программно-доступных ресурсов COM, LPT, FDC, GamePort номера используемых линий IRQ и DRQ. После этого отключается режим конфигурирования SIO.
Аналогично программируется Onboard Audio Device. Если Audio Device подключено к PCI, его настройка происходит не на этом шаге, а на шаге 0B .
39 Programming clock synthesizer by I2C bus .
Предположительно, на этом шаге выполняется программирование тактового генератора по шине I2C
3C Set flag to allow users to enter CMOS Setup Utility. Установка программного флага разрешения входа в Setup.
3D 1. Initialize Keyboard.
2. Install PS2 mouse .
3. Build the INT 15h function E820H table .
4. Build the PnP Device Node for total memory size .
Инициализация PS/2 mouse. Один из альтернативных моментов для инициализации клавиатуры.
Относительно функции E820h и PnP Device Node информации мало.
3E Try to turn on Level 2 cache.
NOTE: Some chipset may need to turn on the L2 cache in this stage. But usually, the cache is turn on later in POST 61h.
Один из альтернативных моментов для инициализации контроллера External Cache и разрешения Cache
BF 1. Program the rest of the Chipset"s value according to Setup (Later Setup Value Program).
2. If auto-configuration is enabled, programmed the chipset with pre-defined values in the MODBINable Auto-Table .
Настройка конфигурационных регистров CHIPSET в соответствии с установками CHIPSET Setup. Доступно для утилиты MODBIN.
40 Display virus protect disable or enable - Absent .
Отображение состояния опции Virus Protect, исключено в новых версиях BIOS
41 Initialize floppy disk drive controller and any drives.
Инициализация подсистемы гибких дисков.
Для BIOS поддерживающих процессоры P6 сначала выполняется отключение local APIC, потому что в противном случае запрос IRQ не может быть правильно сгенерирован. Затем, для всех типов BIOS, выполняется программный сброс контроллера дисковода (через порт 3F2h). Снимается маскирование запроса прерывания от дисковода (IRQ6), для этого обнуляется бит 6 в порте 21h, проверяется прохождение запроса прерывания от контроллера дисковода. Устанавливаются параметры работы контроллера дисковода (командой SPECIFY). Если в Setup разрешен Floppy Drive Seek Test, выполняется тест позиционирования для установленных дисководов
42 1. Cut IRQ 12 connection if PS2 mouse is not installed.
2. Install IDE Hard Drives. Auto-detect HDDs. Build the AT compatible HDD table for Type 47. Set PIO timing .
3. Detect CD ROM on IDE Bus .
4. Detect LS120 drive .
Отключение IRQ12 если PS/2 mouse отсутствует.
Выполняется программный сброс контроллера жестких дисков. Если для устройства в Setup указан режим AUTO, выполняется команда IDENTIFY DRIVE, иначе параметры устройства берутся из CMOS. Выполняется программирование конфигурационных регистров PIIX для установки PIO Mode.
Выполняется сканирование на предмет наличия других IDE устройств (CDROM, LS120 ...). Если на Primary IDE присутствуют устройства, размаскируется IRQ14, обнуляется бит 6 в порте A1h. Если на Secondary IDE присутствуют устройства, размаскируется IRQ15, обнуляется бит 7 в порте A1h. Проверяется прохождение соответствующих IRQ (только для HDD)
43 1. Detect and Initialize Serial/Parallel Ports (also game port).
2. If it is a PNP BIOS, initialize serial and parallel ports .
Предположительно само конфигурирование Si/o Chip происходит на шаге 32 , а на шаге 43 ресурсы SIO вносятся в формируемый BIOS список PnP устройств.
45 Detect and Initialize math coprocessor. Инициализация сопроцессора FPU.
Проверка наличия (Detect) в обычном понимании не выполняется, так как наличие/отсутствие FPU однозначно следует из информации, прочитанной по команде CPUID при определении CPU Type. Но в силу того, что убедиться в функциональной пригодности этого устройства невозможно на ранних этапах POST, выполняется ряд тестов с участием памяти, подтверждающих корректность определения FPU.
Под инициализацией обычно понимается программный сброс FPU и запись управляющего слова в регистр FPU CW .
4E 1. Reboot if Manufacturing pin POST Loop is set. Otherwise display any messages (i.e., any non-fatal errors that were detected during POST) and enter Setup.
2. If there is any error detected (such as video, keyboard etc.), show all the error messages on the screen and wait for user to press key .
3. Enable "Far Hit" for IBM/Cyrix 6x86 CPU. Инициализация клавиатуры USB.
Некоторые материнские платы (в основном в конструктиве Socket 7) имеют перемычку для заводского тестирования. Если указанная перемычка установлена, выполняется перезагрузка. В противном случае на экран выводятся сообщения о нефатальных ошибках, таких как несоответствие HDD объявленному в CMOS типу, отказе клавиатуры и тому подобное.
На данном этапе становится возможен вход в CMOS Setup, если отработано нажатие клавиши DEL.
В случае, если перемычка заводского тестирования не установлена либо не предусмотрена вообще и обнаружены ошибки, не препятствующие дальнейшему выполнению POST и старту операционной системы, выводится сообщение и ожидание продолжить POST по нажатию любой клавиши. Для клавиатуры в стандарте DIN или PS/2 инициализация уже выполнена на шаге 3D , поэтому выполняется только проверка состояния KeyLock. Прочие параметры клавиатуры устанавливаются на шаге 62 .
В связи с тем, что на шаге 45 завершены все инициализационные процедуры для CPU, становится возможным выбрать протокол работы с cache L2, если установлен процессор IBM/Cyrix. Разрешается Write Allocation .
4F 1. If password is needed, ask for password.
2. Clear the Energy Star Logo (Green BIOS ONLY) .
Запрос на ввод пароля, если это предусмотрено установками CMOS Setup.
Логотип Energy Star Pollution или его заменяющий исчезает.
50 Write all CMOS values back to RAM and clear screen.
Write all the CMOS values currently in the BIOS stack area back into the CMOS .
Восстановление ранее сохраненного в ОЗУ состояния CMOS. При выполнении некоторых фрагментов POST содержимое CMOS может модифицироваться, поэтому исходное содержимое CMOS копируется в ОЗУ, обычно стек BIOS, а после прохождения искажающих CMOS фрагментов, записывается обратно в CMOS .
51 Enable parity checker, Enable NMI, Enable cache, reset flags before boot.
Относительно разрешения контроля четности, немаскируемых прерываний, cache L1/L2 и переустановки флагов информации нет. Предположительно, выполнение указанных операций возможно только для чип сетов типа Intel HX, осуществляющих поддержку контроля четности.
Разрешено автоопределение HDD по схеме с 32-битным доступом.
Инициализация и установка параметров устройств ISA/PnP до инициализации устройств PCI
52 1. Initialize any option ROMs present from C8000h to EFFFFh .
NOTE: When FSCAN option is enabled, will initialize from C8000h to F7FFFh .
2. Later PCI initializations (PCI BIOS ONLY) - assign IRQ to PCI devices - initialize all PCI ROMs.
3. Program shadows RAM according to Setup settings.
4. Program parity according to Setup setting.
5. Power Management Initialization. Enable/Disable global PM - APM interface initializtion.
Инициализация ПЗУ дополнительных BIOS (ROMSCAN процедура). В диапазоне адресов C8000H-EFFFFH выполняется поиск сигнатур дополнительных BIOS (55 AA), если сигнатура обнаружена, считывается байт длины блока (идущий после сигнатуры) для блока проверяется контрольная сумма, и в случае верной контрольной суммы управление передается командой FAR CALL по смещению 0003 относительно начала блока. Предполагается, что дополнительный BIOS выполнит инициализацию устройства, которое он обслуживает, перехватит необходимые вектора прерываний и вернет управление в System BIOS командой RET FAR. Типичный пример - SCSI BIOS, который обычно перехватывает INT 13h и берет на себя обслуживание SCSI HDD. Video BIOS использует ту же идеологию, но находится на особом положении - его инициализация происходит раньше, для обеспечения возможности отображения выполнения POST на экране.
Assign IRQ to PCI devices - имеется в виду установка значений четырех конфигурационных регистров PIIX (по числу линий PCI INT), в которые записывается, на какое IRQ картируется каждая из линий запросов прерывания PCI (INTA#, INTB#, INTC#, INTD#). Для дополнительных BIOS в соответствии с установками Setup, опционально включается режим Shadow. Для System BIOS он включен всегда.
На этом этапе также программируется:
формирование NMI (Nonmaskable Interrupt) для Parity Check
формирование SMI (System Management Interrupt) для Green функций
53 Initialize time value in 40h: BIOS area.
1. If it is NOT a PNP BIOS, initialize serial and parallel ports .
2. Initialize time value in BIOS data area by translate the RTC time value into a timer tick value .
Установка счетчика DOS Time в соответствии с Real Time Clock. Значение времени в формате часы:минуты:секунды пересчитывается в тики таймера 18.2 Hz и записывается в ячейки DOS Time в области переменных BIOS. Установка переменных BIOS, хранящих базовые адреса портов.
60 SetupVirus Protection (Boot Sector Protection) functionality according to Setupsetting .
Установка антивирусной защиты BOOT Sector. В большинстве плат такая защита реализуется программно. Перед входом в процедуру обработки дискового сервиса (INT 13h) устанавливается транзитный программный модуль, который анализирует входные параметры функции и детектирует две ситуации:
Попытка записи в BOOT Sector (AH=3 , CL=1 , CH=0 , DL=8xh , DH=0 )
Попытка форматирования Track 0 (AH=5 , CH=0 , DL=8xh , DH=0 )
Если система условий - значения регистров - выполняется, вместо дисковой операции выдается предупреждающее сообщение и звуковой сигнал. На шаге 60 выполняется перестановка вектора INT 13h на транзитный контролирующий модуль, если в Setup включен данный режим.
61 1. Try to turn on Level 2 cache.
Note: if L2 cache is already turned on in POST 3D, this part will be skipped .
2. Set the boot up speed according to Setup setting .
3. Last chance for Chipset initialization .
4. Last chance for Power Management initialization (Green BIOS only) .
5. Show the system configuration table .
Один из альтернативных моментов для включения External Cache.
Завершающие действия по инициализации Chipset и Power Management
62 1. Setup daylight saving according to Setup value .
2. Program the NUM Lock, typmatic rate and typmatic speed according to Setup setting Чтение KBD ID.
Установка режима Daylight Saving - разрешение автоматического перехода на зимнее/летнее время для RealTimeClock, состояния NUM Lock, частота автоповтора и время ожидания до входа в режим автоповтора.
63 1. If there is any changes in the hardware configuration, update the ESCD information (PNP BIOS ONLY) .
2. If there is any changes in the hardware configuration, update the DMI data pool (DMI BIOS ONLY) .
3. Clear memory that have been used .
4. Boot system via INT 19h .
Коррекция блоков ESCD, DMI, если изменилась конфигурация. Очистка, обнуление ОЗУ.
75 Thermal Warning .
Если в качестве контроллера системного мониторинга используется LM78, выполняется сигнализация о превышении допустимых значений температурного режима.
В настоящее время нет достоверной информации о генерации этого кода контроллерами других производителей, например Winbond Electronics или Genesys Logic.
80 ...83 , 90 ...93 Primary Master IDE Power Off(80)/On(90); Primary Slave IDE Power Off(81)/On(91); Secondary Master IDE Power Off(82)/On(92); Secondary Slave IDE Power Off(83)/On(93) .
84 and 94 Sound Chip Power Off(84)/On(94) .
86 ...88 , 96 ...98 COMA Power Off(86)/On(96) ; COMB Power Off(87)/On(97) ; LPT Power Off(88)/On(98).
8B and 9B Turn CRT Off(8B)/On(9B) .
85 , 89 , 8A , 8C , 8D and 95 , 99 , 9A , 9C , 9D Turn Unknown Devices Off/On .
Это не один из этапов POST, а вывод в диагностический порт контрольных точек включения / выключения неизвестных устройств.
Следует отметить, что все коды группы 80 и 90 связаны с событиями, возникающими в процессе Green Functions. На сегодня нет достоверной информации, однозначно определяющей устройства, кроме выше упомянутых, участвующих в функциях энергосбережения
B0 Spurious. If interrupt occurs in protected mode.
Обработчик-заглушка прерываний (исключений) для защищенного режима. Это не один из этапов POST, а процедура, на которую устанавливаются вектора (для защищенного режима не вектора, а дескрипторы IDT) внутренних прерываний (исключений) процессора на время работы в Protected Mode, например, при тесте Extended Memory. Если при работе в Protected Mode не будет сбоев, эта процедура и не получит управления. Если будут иметь место ошибки, например некорректные данные в дескрипторных таблицах, страничные нарушения и другие исключительные ситуации Protected Mode, управление будет передано на эту процедуру, она выведет код B0 в Port 80 и остановится
B1 If unmasked NMI occurs, display Press F1 to disable NMI, F2 reboot . Unclaimed NMI occurs.
Обработчик-заглушка немаскируемого прерывания. Это не один из этапов POST, а процедура, на которую указывает вектор немаскируемого прерывания. Если возник запрос NMI, и не удалось идентифицировать причину NMI, в Port80 выводится этот код, на экран выводится сообщение:
Press F1 to disable NMI, F2 to reboot .
И ожидаются действия пользователя.
B2 Unknown action .
55 and BB Begin to Shutdown the system 5 Volt; Begin to Shutdown the system 0 Volt .
D3 SMI Handle .
D7 Software Doze .
D8 Software Standby .
D9 Software Suspend .
E1 ...EF Setup Pages E1 - Page 1 , E2 - Page 2 , etc.
По этой операции проверенной информации нет, предположительно, что это актуально для старых систем, у которых доступ к BIOS ROM организуется постранично через картируемое окно, при установке каждой новой страницы выводится код Ex, где x - номер страницы. Этот факт подтверждается существованием в указанном диапазоне кодов, связанных с выполнением других процессов
EC ECC Post Code associate with System Management Interrupt (SMI) .
В настоящее время нет достоверной информации о причинах генерации этого кода. Предположительно, его возникновение связано с обработкой ECC в процессе выполнения Green Functions .
ED HDD hang up on 0V resume.
Данный код сигнализирует об ошибке выхода HDD из режима энергосбережения.
FF System Booting .
This means that the BIOS already pass the control right to the operating system.
Передача управления загрузчику BOOT сектора. BIOS выполняет команду INT 19h. Процедура обработки прерывания INT 19h последовательно пытается заг.

PI0049

POST-карта для дефектации компьютерных материнских плат, модель PI0049, предназначена для ото-бра-же-ния POST-кодов всех производителей BIOS. Данное изделие более известно под названием PC Ana-lyz-er 2 , особенности функционирования которого неоднократно рассматривались на страницах нашего сайта. Руководство пользователя содержит перечень инженерных паролей, а также список стандартных сочетаний клавиш для входа в BIOS . Разработка POST-карты защищена патентом 01224987.4 (Китай).

PI0050

POST-карта IC80 V5.0

QiGuan KLPI6

Диагностическая карта KLPI6-SD производства QiGuan Electronics выполнена в соответствии с нормами международного стандарта IEC 61010-1, устанавливающему требования к низковольтному испы-та-тель-но-му оборудованию по перенапряжению. Функциональная особенность POST-карты KLPI6-SD — воз-мож-ность индикации POST-кодов персонального компьютера на внешней дисплейной панели. Кроме те-ку-ще-го кода на обеих индикаторах отображаются предыдущие значения, а также POST-код фатального сбоя.

QiGuan MKCP6A

Плата для диагностики персональной платформы и тестирования ее на стабильность (Diagnostics and Stability Test Card), модель MKCP6A , разработана компанией QiGuan Electronics с использованием технологии, защищенной национальным патентом 03126857.9 (Китай). Для отображения ПОСТ-кодов на плате имеется три пары(!) индикаторов: первая пара предназначена для вывода сбойного кода, следующая выводит текущий POST-код, последняя — предыдущий код.

SL-M04A

Раритетная версия руководства пользователя на турецком языке к диагностическому POST-контроллеру PC Analyzer (по-турецки PC Analizoru). Кроме широко известных описаний POST-кодов включает в себя перечень контрольных точек почти всех известных производителей BIOS. Для удобства все пост-коды отсортированы по номеру, что облегчает доступ и понимание. Комментарии к ним следуют не-по-сред-ствен-но за кодом и разделены названием BIOS.

18.03.2019

00			03		05	06	07	08	09	0A	0B	0C		0E	0F
10	11	12	13	14					19	1A
			23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F
30	31	32	33	34			37	38	39	3A	3B
40		42	43	44	45	46	47	48	49		4B	4C	4D	4E	4F
50	51	52	53	54			57	58	59
60		62	63		65	66	67
															7F
80	81	82	83	84	85	86	87	88	89		8B	8C	8D		8F
	91				95	96	97	98	99	9A	9B	9C	9D	9E	9F
A0		A2	A3	A4	A5	A6	A7	A8	A9	AA	AB	AC	AD	AE
B0	B1
												CC	CD	CE	CF
D0	D1		D3	D4	D5	D6	D7	D8	D9	DA	DB	DC	DD	DE	DF
E0	E1	E2	E4			E6						EC	ED	EE	EF
F0	F1	F2	F4	F5							FB	FC	FD		FF

00			03		05	06	07	08	09	0A	0B	0C		0E	0F
10	11	12	13	14					19	1A
			23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F
30	31	32	33	34			37	38	39	3A	3B
40		42	43	44	45	46	47	48	49		4B	4C	4D	4E	4F
50	51	52	53	54			57	58	59
60		62	63		65	66	67
															7F
80	81	82	83	84	85	86	87	88	89		8B	8C	8D		8F
	91				95	96	97	98	99	9A	9B	9C	9D	9E	9F
A0		A2	A3	A4	A5	A6	A7	A8	A9	AA	AB	AC	AD	AE
B0	B1
												CC	CD	CE	CF
D0	D1		D3	D4	D5	D6	D7	D8	D9	DA	DB	DC	DD	DE	DF
E0	E1	E2	E4			E6						EC	ED	EE	EF
F0	F1	F2	F4	F5							FB	FC	FD		FF

00			03		05	06	07	08	09	0A	0B	0C		0E	0F
10	11	12	13	14					19	1A
			23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F
30	31	32	33	34			37	38	39	3A	3B
40		42	43	44	45	46	47	48	49		4B	4C	4D	4E	4F
50	51	52	53	54			57	58	59
60		62	63		65	66	67
															7F
80	81	82	83	84	85	86	87	88	89		8B	8C	8D		8F
	91				95	96	97	98	99	9A	9B	9C	9D	9E	9F
A0		A2	A3	A4	A5	A6	A7	A8	A9	AA	AB	AC	AD	AE
B0	B1
												CC	CD	CE	CF
D0	D1		D3	D4	D5	D6	D7	D8	D9	DA	DB	DC	DD	DE	DF
E0	E1	E2	E4			E6						EC	ED	EE	EF
F0	F1	F2	F4	F5							FB	FC	FD		FF