Wat is het verschil tussen PCI Express en PCI? NVMe-schijven in verschillende bedrijfsmodi van de PCI Express-interface: een praktische studie van interfaceschaalbaarheid bij gegevensoverdrachttaken.

TechnologieënPCIuitdrukken 3.0

In PCI Express 3.0 is de maximale kanaalbandbreedte verhoogd tot 8 GT/s met kleine wijzigingen in het uitwisselingsprotocol, de vormfactor en de methoden voor gegevensintegriteit.

De werkelijke gegevensoverdrachtsnelheid voor PCI Express 3.0 is twee keer zo hoog als die van PCI Express 2.0. Moederborden met PCI Express 3.0-ondersteuning kunnen werken met grafische kaarten die veel verbruiken tot 300 W... Er wordt extra stroom verbruikt via de stroomaansluitingen die op de videokaart zijn aangesloten. Hebben de toename van de snelheid van gegevensoverdracht wordt uitgevoerd door de ontwikkeling van nieuwe technologieën.

Om een ​​hoge doorvoer bij een beperkte frequentie te garanderen, werd besloten om over te schakelen naar het agressievere 128b130b-coderingsschema, dat voorziet in de overdracht van slechts 1,6% van de redundante informatie, vergeleken met 20% in het huidige 8b10b-coderingsschema. De keuze voor dit principe van het elimineren van redundantie in plaats van over te stappen naar 10 GT/s was te wijten aan het feit dat 8 GT/s de meest optimale afweging is tussen kosten, productiemogelijkheden, energieverbruik en compatibiliteit. Het was noodzakelijk om af te zien van het verhogen van de frequentie tot 10 GHz, in de eerste plaats om het stroomverbruik binnen redelijke grenzen te houden, aangezien de verhoging van de frequentie gepaard gaat met een exponentiële toename van het stroomverbruik. Tegelijkertijd is het de bedoeling om de mechanische compatibiliteit van PCIe 3.0 te behouden met connectoren die in eerdere versies van de standaard werden gebruikt.

Een verhoging van de frequentie tot 8 GHz zal een aanzienlijke complicatie van de structuur van de chips met zich meebrengen, voor de implementatie waarvan het hoogstwaarschijnlijk nodig zal zijn om ten minste een technisch proces van 65 nm te gebruiken. Tot de andere innovaties van de nieuwe standaard behoren kanaalverbeteringen, een verbeterd signaaltransmissiesysteem, egalisatie van ontvangst en transmissie, en verbeteringen in het phase-locked loop-systeem.

Als onderdeel van kant-en-klare systemen begonnen in 2011 nieuwe interfaces te verschijnen, met de nadruk op bandbreedte-hongerige grafische chips in high-end desktopsystemen en servers die gebruikmaken van 10Gb Ethernet met meerdere poorten en 8Gb Fibre Channel-kaarten. Wat betreft de apparaten die PCI Express 3.0-snelheid vereisen, dit zijn PLX-switches, 40 Gbps Ethernet-controllers, InfiniBand, solid-state apparaten, die steeds populairder worden, en natuurlijk videokaarten. PCI Express-ontwikkelaars hebben nog niet alle mogelijke innovaties uitgeput en ze verschijnen niet statisch, maar in een continue stroom, wat de weg vrijmaakt voor verdere verbeteringen in toekomstige versies van de PCI Express-interface. De eerste moederborden en grafische kaarten met PCI Express 3.0-ondersteuning werden in 2011 uitgebracht.

Ondersteuning voor virtuele kanalen. Virtueel kanaalmechanisme, anders VC (virtueel Kanaal) , is de "basis" om te ondersteunen verschillende diensten binnen de structuurPCI uitdrukken... Het maakt de inzet van fysiek onafhankelijke middelen mogelijk, die samen met verkeersmarkering nodig zijn voor een optimale verwerking van heterogeen verkeer. Verkeersmarkering wordt ondersteund door het gebruik van markeringen (tags) van de transactieklasse of, anders, TS(Transactie Klas) TLP-niveau. Het exacte beleid voor heterogeen verkeer wordt geregeld door: SchermTC/ VC en bij arbitrage bij deVC... De weergave van TC / VC is afhankelijk van de vereisten van de platformtoepassing. Deze vereisten bepalen de keuze van het VC-arbitrage-algoritme en de configureerbaarheid/programmeerbaarheid van de arbiters, waardoor het verkeersservicebeleid kan worden verfijnd. Virtual Circuit (VC)-mechanismen pakken de volgende detailniveaus aan met het oog op de toekomst:

Ondersteunde TC / VC-configuraties;

VC-gebaseerde arbitrageregels en algoritmen;

Overweging van verkeersopeenvolging;

Isochrone ondersteuning als een gedefinieerd aangepast model.

Ondersteunde configuratiesTC/ VC. Een virtueel circuit (VC) wordt tot stand gebracht wanneer een of meer transactieklassen (TC's) worden gekoppeld aan een fysieke VC-resource die is toegewezen door de VC-ID. Elke ondersteunde verkeersklasse "Verkeersklasse" moet worden toegewezen aan een van de virtuele kanalen. De basis (basis) PCI Express-configuratie moet het standaard TC0 / VC0-paar ondersteunen, dat permanent is, d.w.z. niet configureerbaar. Elke ondersteuning boven dit niveau is optioneel. Het TC / VC-configuratieproces wordt bestuurd door systeemsoftware met behulp van een programmeermodel. Om interoperabiliteit te vereenvoudigen bij het configureren van meerdere virtuele circuits via een PCI Express-kanaal, definieert de standaard beperkingen voor de reeks toegestane (juiste) VC-configuraties. Over het algemeen is het in kaart brengen van verkeer naar een ander virtueel kanaal dan TC0 / VC0 de taak van de systeemsoftware. De belangrijkste TC / VC-configuraties zijn als volgt:

Symmetrische mapping van verkeer naar een virtuele link;

Opnieuw in kaart brengen van verkeer naar een virtueel kanaal.

Multiport-componenten (switches en rootcomplexen) moeten onafhankelijke TC/VC-mapping ondersteunen voor elke PCI Express-poort.

mechanisme "ApparaatSynchronisatieStop". Het wijzigen van de nummering van bussen door de systeemsoftware tijdens de werking van het systeem kan leiden tot een verandering in de ondervrager-ID van dit apparaat (gebaseerd op busnummers); dit kan ertoe leiden dat verzoeken of uitvoeringen voor dat apparaat dat nog onderweg is, onjuist worden gewijzigd om overeen te komen met de wijziging in de ID van de aanvrager. Ook is het wenselijk ervoor te zorgen dat er geen uitgaande transacties plaatsvinden tijdens het verwijderen van het Hot-Plug apparaat. Met het "Device Synchronization Stop"-mechanisme kan de systeemsoftware ervoor zorgen dat er geen transacties plaatsvinden in het overdrachtsproces met betrekking tot een specifiek eindapparaat totdat een bushernummering wordt uitgevoerd, wat kan leiden tot een verandering in het apparaatnummer (en de aanvrager-ID). Synchrone stop voor eindapparaten wordt geïmplementeerd via het "Stop"-mechanisme en is gekoppeld aan de Stop-bit van het Device Command-register en de Transactions Pending-bit van het Device Status-register. De systeemsoftware geeft het apparaat de opdracht om te stoppen door de stopbit in het Device Command-register van het apparaat in te stellen. De software beschouwt de stopbewerking als voltooid als het apparaat meldt dat er geen openstaande transacties meer zijn door de bit Transacties in behandeling in het apparaatstatusregister te wissen; het is echter niet verboden voor het apparaat om een ​​nieuw verzoek uit te vaardigen nadat de stopbit is ingesteld. Voordat de bit Transactie in behandeling wordt gewist, moet de terminal ervoor zorgen dat:

Uitvoeringen van ongebufferde verzoeken voor alle gebruikte verkeersklassen werden geaccepteerd door de respectieve aanvragers;

Alle verzoeken die door dit apparaat zijn gestart, hebben uitvoeringen geretourneerd;

Alle gebufferde verzoeken van alle verkeersklassen zijn "gespoeld / weggegooid" (dwz geaccepteerd door de beoogde doelen) in alle richtingen tussen de terminal en het systeem en tussen de peer-terminals.

Reinigings-/stortmechanismen. In het eenvoudigste geval, wanneer de terminal alleen is aangesloten op het hoofdgeheugen, kan het wissen worden gedaan door gerichte geheugenuitlezing. Geheugenlezingen moeten worden uitgevoerd op alle verkeersklassen die het apparaat gebruikt. Als het apparaat lopende transacties heeft (inclusief lopende uitvoeringen), moet het niet-gebufferde transacties gebruiken, zoals gerichte geheugenlezingen die zijn geadresseerd aan een specifieke peer-locatie voor opschoning. Het beschreven mechanisme is specifiek voor de implementatie, maar moet worden uitgevoerd door hardware zonder de deelname van software.

Geblokkeerde transacties. Ondersteuning voor vertraagde transacties is nodig om blokkering in het systeem te voorkomen bij gebruik van legacy software die toegang tot I/O-apparaten initieert. Sommige processors kunnen geblokkeerde toegangen genereren als gevolg van het uitvoeren van instructies die de teller impliciet blokkeren. Sommige oudere software past deze transacties verkeerd toe en genereert vergrendelde sequenties, zelfs wanneer exclusieve toegang niet vereist is. Aangezien geblokkeerde toegangen tot I/O-apparaten leiden tot mogelijke blokkering naast de bovengenoemde, wat kan leiden tot een ernstige prestatievermindering, mogen PCI Express-eindpunten geen monopooltoegangen ondersteunen. Nieuwe software mag ook geen instructies gebruiken die exclusieve toegang tot I/O-apparaten initiëren. Endpoint-ondersteuning voor exclusieve toegang is alleen geïntroduceerd vanwege compatibiliteitsproblemen met bestaande software. Alleen het rootcomplex mag geblokkeerde PCI Express-verzoeken initiëren. Geblokkeerde verzoeken die zijn geïnitieerd door eindpunten en bruggen, worden niet ondersteund. Deze consistentie met beperkingen voor geblokkeerde transacties maakt gebruik van de principes van de "PCILocal Bus-specificatie" versie 2.3. Deze sectie definieert de regels met betrekking tot het ondersteunen van exclusieve toegang van de hoofdprocessor tot Legacy Endpoints, inclusief de verspreiding van dergelijke transacties over PCI Express/PCI-switches en -bruggen.

Regels voor het initiëren en distribueren van geblokkeerde transacties. Vergrendelde sequenties worden gegenereerd door de hoofdprocessor(s) als een of meer leesbewerkingen na een gelijk aantal schrijfbewerkingen naar hetzelfde gebied(en). Wanneer exclusieve toegang tot stand is gebracht, wordt al het andere verkeer geblokkeerd voor het gebruik van het pad tussen het rootcomplex en het geblokkeerde Legacy Endpoint of bridge.

De vergrendeling wordt gestart op PCI Express met het type "lock" - Read Request / Completion (MRdLk / CplDLk) en eindigt met het bericht "Unlock" (de semantiek van MRdLk, CplDLk en Unlock is alleen toegestaan ​​voor de klasse

standaardverkeer (TCO)).

Het "Ontgrendelen"-bericht wordt uitgezonden vanuit het rootcomplex naar alle eindpunten en bruggen (elk apparaat dat betrokken is bij een vergrendelde reeks MOET dit bericht negeren.

Het invoeren en distribueren van een geblokkeerde transactie via PCI Express gaat als volgt:

Sequenties van vergrendelde transacties beginnen met een MRdLk-verzoek (alle sequentiële leesbewerkingen voor vergrendelde transacties gebruiken ook MRdLk-verzoeken; uitvoeringen voor elk MRdLk-verzoek gebruiken het CplDLk-uitvoeringstype).

EindapparatenNalatenschapEindpunt. Legacy Endpoint-apparaten mogen geen exclusieve toegang ondersteunen, hoewel ze wel kunnen worden gebruikt. Als exclusieve toegang wordt ondersteund, moet het apparaat hiermee omgaan in overeenstemming met de volgende regels:

Het apparaat wordt vergrendeld wanneer het de eerste uitvoering voor het eerste exclusieve leesverzoek verzendt. (eenmaal moet een vergrendeld apparaat in deze toestand blijven totdat het het bericht "Ontgrendelen" ontvangt);

In een geblokkeerde toestand mag het apparaat geen verzoek genereren met verkeersklassen die zijn toegewezen aan het standaard virtuele circuit (VC0) (deze vereiste is van toepassing op alle mogelijke bronnen van verzoeken binnen het eindapparaat, in het geval dat er meer dan één mogelijke bron; verzoeken kunnen worden gegenereerd door een verkeersklasse te gebruiken die is toegewezen aan een andere VC dan de standaard VC).

EindapparatenPCIuitdrukken. PCI Express-eindpunten ondersteunen geen exclusieve toegang. Deze apparaten MOETEN MRdLk-verzoeken interpreteren als niet-ondersteunde verzoeken.

Regels resetten voorPCIuitdrukken. Deze sectie definieert het gedrag van een PCI Express-baan bij het resetten. Een reset kan platform- of componentgegenereerd zijn, maar elke relatie tussen een PCI Express-linkreset en een component- of platformreset is respectievelijk component- of platformspecifiek. Er moet een hardwaremechanisme zijn om alle poortstatussen in te stellen of terug te zetten naar de beginvoorwaarden die door de standaard zijn gedefinieerd - dit mechanisme wordt genoemd Stroom Mooi zo Resetten.

Een Power Good Reset die optreedt nadat een component van stroom is voorzien, wordt genoemd koude afscheiding of anders, Koud Resetten... In sommige gevallen is het mogelijk om het "Power Good Reset"-mechanisme door de hardware te activeren zonder het onderdeel te verwijderen en van stroom te voorzien. Zo'n reset heet warme afscheiding of anders, Warm Resetten.

Er is ook een out-of-band-mechanisme om de flush uit het kanaal te verspreiden, dit wordt genoemd hete dump of anders, Heet Resetten... De overgang naar de status "DL_Inactive" is in sommige gevallen identiek aan de Hot Reset.

Bij het weggaan elk type reset(Koud, Warm of Heet), alle poortregisters en statusmachines moeten worden ingesteld op hun oorspronkelijke toestand zoals gedefinieerd door de standaardPCI uitdrukken.

Bij het verlaten van de Power Good Reset-status, zal de fysieke laag proberen het kanaal te starten ("verhogen"). Zodra beide componenten de status van de initiële kanaalcontrole hebben bereikt, verandert hun status door de initialisatie van het kanaal voor de fysieke laag en vervolgens door de initialisatie voor het virtuele kanaal VC0, waardoor de transactielaag en de datalink worden voorbereid laag voor het gebruik van het kanaal. Na VC0-initialisatie kunnen TLP- en DLLP-pakketten over de pijp worden verzonden.

Na een reset duurt het bij sommige apparaten langer voordat ze kunnen reageren op ontvangen verzoeken. Configuratiequery's vereisen vooral dat componenten en apparaten zich op een deterministische manier gedragen die de adresregels volgt.

De adresseringsvereisten voor componenten en apparaten vallen in twee subsets:

Componentvereisten;

Systeem vereisten.

Vereisten voor het adresseren van regels voor componenten. De component moet binnen 80 ms na het voltooien van de Power Good Reset de initiële actieve kanaalcontrolestatus bereiken. Op sommige systemen is het mogelijk dat twee componenten op een kanaal de Power Good Reset-status op verschillende tijdstippen verlaten. Elk onderdeel moet voldoen aan de vereisten voor het binnengaan van de initiële actieve status van de kanaaltest binnen 80 ms na het einde van de Power Good Reset vanuit hun oogpunt, dat wil zeggen nadat ze hebben vastgesteld dat de reset is beëindigd. Bij het uitvoeren van een linkcontrole (naar de status "DL_Active" gaan), moet de component TLP- en DLLP-pakketten kunnen ontvangen en verwerken.

Vereisten voor het adresseren van regels aan het systeem. Om ervoor te zorgen dat de interne initialisatiecomponent correct werkt, moet de systeemsoftware minstens 100 ms wachten na het einde van de reset (Koud / Warm / Heet) voordat het genereren van configuratieverzoeken aan PCI Express-apparaten wordt toegestaan. Het systeem moet ervoor zorgen dat alle componenten die zijn ontworpen om tijdens het opstarten met de software te communiceren, gereed zijn om configuratieverzoeken te accepteren binnen 100 ms na het einde van de Power Good Reset-status (implementatie wordt niet gedefinieerd door de norm en is de verantwoordelijkheid van de ontwikkelaar) .

Het rootcomplex en/of systeemsoftware moet na reset (Hot / Warm / Cold) vanaf het apparaat wachten om de status "Successful Completion" terug te geven voor een correct configuratieverzoek 1,0 s. Na deze tijd wordt het apparaat als defect beschouwd. Als het rootcomplex configuratieverzoeken herhaalt die zijn voltooid met de status "Configuratieverzoek opnieuw proberen", dan moeten ze worden herhaald tot 1 s nadat de Torc-tijd (vertragingstijd van het rootcomplex) is verstreken, op dit punt kan het rootcomplex het verzoek voltooien als niet-ondersteund . Deze vertraging is vergelijkbaar met de T rhfa-parameter die is gedefinieerd voor PCI / PCI-X en is bedoeld om het apparaat voldoende tijd te geven om zijn eigen initialisatie uit te voeren. Bij een poging om toegang tot apparaten in het PCl- of PCI-X-segment achter de PCI xpress / PCI (PCI-X) bridge te configureren, moet de T rhfa-tijdparameter aan deze normen voldoen.

Regels voor de normale werking van het kanaal. Als om een ​​of andere reden de normale werking van het kanaal afneemt, zullen de kanaallaag en het transactieniveau in de "DLJnactieve" toestand komen. Voor elke virtuele of echte PCI-bridge zorgt een van de volgende gebeurtenissen ervoor dat de secundaire zijde van de bridge wordt gereset, waarbij het fysieke laagmechanisme wordt gebruikt om een ​​linkreset te rapporteren:

Bitinstelling Secundaire bus reset in het register Brug controle;

Overgang naar staat " DL_ Inactief" aan de hoofdzijde van de brug;

Kanaalreset met behulp van een fysiek laagmechanisme voor communicatie " Koppeling Resetten" .

Bepaalde aspecten van Power Good Reset beschreven in de PCI Express-standaard zijn specifiek voor het platform en de vormfactor. Voor bepaalde platforms, vormfactoren of applicaties kan een aanvullende specificatie van timing en/of bestelrelaties tussen systeemcomponenten nodig zijn voor Power Good Reset. Ze kunnen bijvoorbeeld eisen dat alle PCI Express-componenten in het chassis de Power Good Reset-status respecteren en tegelijkertijd afsluiten (binnen bepaalde toleranties). In een omgeving met meerdere schachten moet het lichaam dat het wortelcomplex bevat mogelijk de laatste zijn die de Power Good Reset-status verlaat.

In alle gevallen waarin stroom wordt toegepast, moeten de volgende timingparameters worden bepaald:

Tpvpgl - de minimale tijd gedurende welke het PowerGood-signaal inactief moet blijven nadat de stroom is ingeschakeld;

T pwrgd - minimale tijd gedurende welke het Power_Good-signaal inactief moet zijn nadat het is gewist;

Тfail - na het opstarten moet het Power_Good-signaal binnen dit tijdsinterval worden verwijderd.

Daarnaast kunnen aanvullende parameters worden gedefinieerd.

In alle gevallen waarin de klokgenerator wordt ondersteund, moet de parameter Tpwrgd-clk worden opgegeven - de minimale tijd dat het Power_Good-signaal inactief moet blijven nadat een ondersteunde klok stabiel is. Indien nodig kunnen ook aanvullende parameters worden gedefinieerd.

Mechanisme ondersteuningHeet- Plug. Hot-plugging van apparaten is essentieel om een ​​hoog niveau van systeembeschikbaarheid te garanderen. Hot-plugging-technologieën zijn tegenwoordig duur en brengen veel uitdagingen met zich mee die voortvloeien uit de complexe en kwetsbare reeks relaties die bestaan ​​tussen hardware en software. Dit leidt tot hogere kosten en tijd voor bedrijven. PCI Express-technologie verbetert de systeemprestaties en uptime, verbetert het onderhoudsgemak aanzienlijk en verlaagt de kosten door gebruikspatronen te standaardiseren en de afhankelijkheid van leverancierscodes en hardwarecomponenten te elimineren om ervoor te zorgen dat hot-pluggable apparaten betrouwbaar werken.

PCI Express-technologie lost de problemen die inherent zijn aan conventionele hot-plug-technologie op de volgende manieren op:

PCI Express is vanaf het begin ontworpen om hot-pluggable te zijn, dus hot-pluggable controleregisters maken deel uit van de PCI Express-standaard (in tegenstelling tot SHPC1.0);

Het besturingssysteem is voorzien van een eenvoudige interface voor toegang tot de hardware hot-pluggable controleregisters, wat ondersteuning biedt voor hot-plug technologie (in tegenstelling tot eerdere BIOS-gebaseerde methoden);

Biedt standaard hardware-hot-plug-mogelijkheden gedefinieerd op het onderliggende architectuurniveau;

De technologie is gebaseerd op de Standard Hot-Plug Controller (SHPC)-architectuur.

De ontwerpverbeteringen verbeteren de betrouwbaarheid van het platform tegen relatief lage OEM-productiekosten.

PCI Express-technologie ondersteunt standaard hot-plugging door de toewijzing van geschikte registers te definiëren en te vereisen voor het besturen van functies die verband houden met de drie kritieke lagen van het platform, namelijk:

Met lichaam

Met busconnector

Met eindapparaat (adapter)

Dit zorgt voor interoperabiliteit tussen producten van verschillende leveranciers. IT-professionals en datacentermanagers besteden op hun beurt minder tijd aan technische training en systeemonderhoud vanwege aanzienlijk kleinere verschillen tussen leveranciersplatforms. Bovendien wordt de ROI verbeterd doordat het niet meer nodig is om alle systeemcomponenten van één enkele bron aan te schaffen om compatibiliteitsproblemen te voorkomen.

De onderliggende architectuur van PCI Express-technologie is gebaseerd op de Standard Hot-Plug Controller (SHPC)-architectuur zoals gedefinieerd in de PCI Standard Hot-Plug Controller and Subsystem Specification, revisie 1.0. Deze specificatie is gepubliceerd door de PCI Special Interest Group (PCI SIG) en is beschikbaar op de PCI-SIG-website. PCI Express-technologie maakt gebruik van alle componenten van de standaard SHPC-architectuur, die in de onderstaande tabel zijn samengevat. De kolommen Component Areas vertegenwoordigen de platformcomponenten die het SHPC-model implementeren.

Hoewel de PCI-hot-plug-specificatie de hardwarevereisten definieert, beschrijft deze geen volledig model voor het beheren van plug-/unplug-bewerkingen voor apparaten - de SHPC 1.0-specificatie definieert het vereiste softwaremodel. Geïntroduceerd in 2002, ondersteunt PCI Express volledig de voorgaande PCI hot-plug technologie evenals het SHPC-model, en het gebruik van een eenvoudige registerinterface verwijdert de BIOS-afhankelijkheid van de technologie-implementatie en brengt deze naar het besturingssysteem. In wezen maakt PCI Express-technologie de noodzaak om te vertrouwen op het ACPI BIOS en platformspecifieke hot-pluggable controllerstuurprogramma overbodig door een standaardverbinding met die controller te bieden die op elk platform van elke leverancier kan worden gebruikt.

PCI Express-technologie maakt gebruik van de sterke punten van bestaande I / O-architectuur en voldoet aan huidige en toekomstige behoeften met de mogelijkheid om ondersteuning voor uitbreidingselementen in het besturingssysteem in of uit te schakelen. Deze beheermethode, genaamd Operating System Hot-Plug (OSHP), moet worden geleverd door een ACPI-enabled platform-BIOS. Als ondersteuning voor native extensies is uitgeschakeld, wordt hot-plug-besturing doorgegeven aan de ACPI BIOS-interface. Als native uitbreidingsondersteuning is ingeschakeld op het besturingssysteem, is het ACPI BIOS niet ingeschakeld, waardoor het besturingssysteem de hot-plugging van apparaten onafhankelijk kan beheren.

Hoewel PCI Express- en SHPC-technologieën dezelfde functionaliteit bieden, verschilt de set registers die wordt gebruikt om PCI Express-technologie te implementeren enigszins van de registerset voor de SHPC-standaard; het besturingssysteem zelf kan echter zowel SHPC als PCI Express aan met enkele kleine wijzigingen in de registergerelateerde interface.

PCI Express-technologie ondersteunt hot-pluggable apparaten voor zowel modulaire als geïntegreerde oplossingen. Een belangrijke verbetering die PCI Express-technologie heeft gebracht in bestaande concepten, is de "mate-last / break-first"-connector, die de hardware beschermt tegen storingen. Een van de belangrijkste voordelen van PCI Express hot-plug-technologie in vergelijking met eerdere modellen is het unieke karakter van PCI Express-modules: ze worden via het achter- of voorpaneel aangesloten en hoeven niet te worden geopend.

Zowel modulaire als geïntegreerde oplossingen zijn gebaseerd op hetzelfde softwaremodel. De kosten voor het implementeren van verschillende opties voor modulaire platformoplossingen zijn aanzienlijk lager dan de kosten van eerder voorgestelde alternatieve oplossingen. Modulaire oplossingen zijn nog goedkoper omdat de vermogenscontroller naar de module is verplaatst (geen energiebeheer aan de basiszijde van de connector) en de bijbehorende kosten zijn inbegrepen in de totale kosten van de module. Een bijkomend voordeel van een modulaire oplossing is dat de kosten stijgen naarmate deze groter wordt, waardoor u stapsgewijs in de oplossing kunt investeren naarmate deze groeit.

Om te profiteren van de hogere betrouwbaarheid tegen lagere kosten die PCI Express-technologie kan bieden, moet aan de volgende voorwaarden worden voldaan:

Hardware-ontwerpers moeten technologische ondersteuning opnemen in hun nieuwe projecten

Softwareontwikkelaars moeten OSHP-ondersteuning opnemen in nieuwe BIOS-versies en een op SHPC gebaseerd gebruiksmodel implementeren;

OEM's moeten geïntegreerde serverproducten distribueren op basis van PCI Express-technologiecomponenten;

IT-professionals en datacentermanagers moeten migreren naar op PCI Express gebaseerde platforms om de voordelen van hot-plug-technologie te maximaliseren.

De PCI Express-architectuur is ontworpen om native hot-pluggable en hot-pluggable apparaten (aangepaste standaard) te ondersteunen voor alle PCI Express-vormfactoren die hot-pluggable en hot-pluggable apparaten ondersteunen. Dit model biedt een raamwerk voor het gedrag van indicatoren en knoppen, indien geïmplementeerd in het systeem. De definitie van LED's en knoppen is van toepassing op alle PCI Express Hot-Plug-modellen.

Aangepast modelPCIuitdrukkenHeet- Plug. Het Standard User Model is, zoals de naam al doet vermoeden, primair gericht op gebruikers die systemen bedienen met Hot-Plug slots. Deze aanduiding is te wijten aan het feit dat er meestal in de gebruikerssystemen hardware en software van verschillende fabrikanten zijn. Het model stelt gebruikers in staat om Hot-Plug-slots van hun systemen te gebruiken zonder extra training. De PCI Express Hot-Plug User Standard is afgeleid van de PCI Standard Hot-Plug Controller and Subsystem Specification versie 1.0. Deze modellen zijn identiek vanuit het oogpunt van de gebruiker. Er zijn slechts kleine wijzigingen aangebracht om definities en conformiteit met het standaard aangepaste model te registreren dat vereist is voor alle PCI Express-vormfactoren die Hot-Plug implementeren en LED's en knoppen gebruiken.

VormfactorafwijkingPCI. Afwijking van het standaard gebruikersmodel leidt tot incompatibele PCI-Express oplossingen en zal zich uiten in ongewenste resultaten, zoals:

Complexiteit van de bediening voor de gebruiker;

Duurdere hardwaretesten;

Functionele incompatibiliteit met systeemsoftware;

Systeemsoftwarefouten als gevolg van niet-getest systeemgedrag.

Indicatoren. Het standaard maatwerkmodel definieert twee indicatoren: stroomindicator: en aandacht indicator... Het platform kan bieden: twee indicatoren in elke sleuf of modulepaneel, indicatoren kunnen worden geïmplementeerd op chassis of module, implementatiedetails zijn afhankelijk van hot-pluggable vormfactorvereisten. Elke indicator bevindt zich in een van de drie statussen:

Inbegrepen,

Uitgeschakeld,

Flikkering.

De Hot-Plug-systeemsoftware heeft exclusieve controle over de status van de indicatoren vanwege de mogelijkheid om te schrijven naar het opdrachtregister dat bij de indicator hoort. Hot-plug-compatibele poort regelt de led-knippersnelheid, inschakelduur en fase.

Flikkerende indicatoren werken op een frequentie van 1 tot 2 Hz met een inschakelduur van 50% (± 5%). Knipperende LED's mogen niet gesynchroniseerd en in fase zijn tussen poorten.

Indicatoren moeten in de buurt van hun bijbehorende Hot-Plug-sleuf worden geplaatst, als indicatoren op de behuizing zijn geïmplementeerd, zodat de verbinding tussen de indicatoren en de Hot-Plug-sleuf zo los mogelijk is.

Beide indicatoren worden volledig bestuurd door de systeemsoftware. Een switch of root-poortapparaat zal nooit de LED-status veranderen als reactie op een gebeurtenis zoals een stroomstoring of het plotseling openen van de MRL-vergrendeling, tenzij de systeemsoftware specifiek een dergelijk commando verzendt. Er wordt een uitzondering gemaakt voor platforms die compatibel zijn met een mechanisme voor het detecteren van stroomcontactfouten. In dit specifieke geval van storing mag het platform de switch of het root-poortapparaat "onderdrukken" en de power-LED aanzetten (als indicatie dat de uitbreidingskaart niet kan worden verwijderd). In alle gevallen moet de interne status van de poort voor de stroomindicator overeenkomen met de status die door de software is geselecteerd. De systeemsoftware-afhandeling van hardnekkige fouten is optioneel en wordt niet apart beschreven. Daarom moet de platformfabrikant ervoor zorgen dat deze extra functionaliteit van het standaard gebruikersmodel wordt uitgevoerd door aanvullende software, beschreven in de platformdocumentatie, of op een andere manier.

Aandacht indicator.Aandachtsindicator "Aandacht"geel of amber is gebruikt voor indicaties van problemen werkt of geeft aan dat de Hot-Plug-sleuf is in het proces van identificatie, waarmee u de staat kunt lokaliseren.

Het attentielampje is uit. Als het "Attentie"-lampje uit is, betekent dit dat de uitbreidingskaart (indien aanwezig) en het Hot-Plug-slot normaal werken en geen aandacht behoeven.

Attentielampje brandt. Indien aandachtsindicator "Aandacht"aan staat, betekent dit dat er een probleem is met de werking van het bord of slot. worden verstaan ​​de omstandigheden die de voortzetting van de werking van de uitbreidingskaart verhinderen. Het besturingssysteem of andere systeemsoftware detecteert deze status van een uitbreidingskaart via de status van de bijbehorende aandachtsindicator.Voorbeelden van prestatieproblemen zijn onder meer externe kabelproblemen, uitbreidingskaarten, softwarestuurprogramma's en stroomstoringen. Over het algemeen betekent de AAN-status van de aandachtsindicator dat er een poging is gedaan en deze niet is gelukt, of dat er een onverwachte gebeurtenis heeft plaatsgevonden.

De attentie-indicator wordt niet gebruikt om problemen te melden die zijn gevonden bij de validatie van een aanvraag voor een Hot-Plug-bewerking. De term "validatie" is van toepassing op elke validatie die de systeemsoftware uitvoert om ervoor te zorgen dat de gevraagde bewerking geen probleem zal veroorzaken. Voorbeelden van validatiefouten zijn onder meer het niet uitvoeren van een Hot-Plug-bewerking, slechte stroomverdeling en andere omstandigheden die kunnen worden gedetecteerd voordat de bewerking begint.

Knipperende aandachtsindicator. Een knipperende "Attentie"-indicator betekent dat de systeemsoftware deze sleuf identificeert op verzoek van de operator. Dit gedrag wordt gecontroleerd door de gebruiker (bijvoorbeeld via de API of controles).

Stroomindicator.Aan/uit-indicator heeft een prettige groene kleur en wordt gebruikt om de voedingsstatus van de sleuf aan te geven (tabel 9).

De stroomindicator is uit. Wanneer de stroomindicator uit is, betekent dit dat het is toegestaan ​​om een ​​uitbreidingskaart te plaatsen of te verwijderen. De hoofdvoeding van het slot is verwijderd, als dit nodig is voor de vormfactor, is een voorbeeld van het verwijderen van de hoofdvoeding de vormfactor van het PCI Express-bord. Als het platform Vaux levert aan de Hot-Plug-slots en de MRL-latch is gesloten, dan worden alle signalen die door de MRL-latch worden geschakeld, aan het slot gerapporteerd, ongeacht de LED-status. Wanneer de MRL-latch wordt geopend, worden de signalen die het pendelt verwijderd. De systeemsoftware moet het aan/uit-lampje uitschakelen wanneer de sleuf niet wordt gevoed en/of uitbreidingskaarten mag worden geplaatst of verwijderd. Deze regel wordt gedicteerd door de bijbehorende elektromechanische specificatie voor de vormfactor.

Aan/uit-indicator is aan. Als het aan/uit-lampje brandt, betekent dit dat de sleuf van stroom wordt voorzien en dat het verboden is om een ​​uitbreidingskaart te plaatsen of te verwijderen.

Knipperende stroomindicator. Een knipperend aan/uit-lampje geeft aan dat er stroom wordt geleverd aan of verwijderd uit de sleuf en dat u geen uitbreidingskaarten mag installeren of verwijderen. De knipperende stroomindicator geeft de operator ook visuele feedback wanneer de attentieknop wordt ingedrukt.

Handmatige vergrendelingMRL. De handmatig bediende retentievergrendeling (MRL) is een handmatig bediend retentiemechanisme dat de uitbreidingskaart in de sleuf houdt en voorkomt dat de gebruiker de kaart verwijdert. Deze vergrendeling houdt de kaart stevig in de sleuf, zodat kabels kunnen worden aangesloten zonder het risico van intermitterend contact. Op platforms die geen MRL-sensoren hebben, zijn MRL-vergrendelingen toegestaan ​​die twee of meer uitbreidingskaarten tegelijk bevatten.

SensorMRL. SensorMRL misschien inbel-, optisch of ander sensorisch apparaat die vertelt de poort de positie van de vergrendelingMRL... De MRL-sensor meldt "gesloten" wanneer de MRL-vergrendeling volledig is gesloten en "open" in alle andere gevallen (dwz volledig open en alle tussenstanden). Als Vaux-voeding wordt toegepast op de Hot-Plug-slots, moeten de MRL-vergrendelingsgeschakelde signalen automatisch uit de sleuf worden verwijderd als de MRL-sensor aangeeft dat de MRL-vergrendeling open is, en moeten signalen worden toegepast op de sleuf als de MRL-sensor aangeeft dat de MRL-grendel weer werd gesloten. Met de MRL-sensor kan de poort de positie van de MRL-vergrendeling volgen en detecteert daarom een ​​plotselinge opening van de MRL-vergrendeling. Wanneer de plotselinge opening van de MRL-vergrendeling wordt geassocieerd met een reeds geïdentificeerd slot, verandert de poort de status van dat slot in uitgeschakeld en meldt het de systeemsoftware. De poort verandert niets aan de status van de power- en attentie-LED's.

Elektromechanische vergrendeling.Elektromechanische vergrendeling- dit is mechanisme voor fysiek de uitbreidingskaart of de vergrendeling blokkerenMRL tot, totdat de systeemsoftware en de poort het vrijgeven... Implementatie vergrendelen optioneel en de software-interface mist een mechanisme voor nauwkeurige controle van de elektromechanische vergrendeling. Het standaard gebruikersmodel gaat ervan uit dat wanneer elektromechanische vergrendelingen worden geïmplementeerd, ze een enkele poortuitgang aansturen die de hoofdstroom naar de sleuf levert. Systemen kunnen het slotbeheer verder uitbreiden om fysieke bescherming voor uitbreidingskaarten te bieden.

Attentie knop.Attentie knop (Aandacht Knop) is een drukknop die zich naast elke Hot-Plug-sleuf of op een module bevindt, en door de gebruiker bestuurd om een ​​hot-remove- of swap-bewerking op een bepaald slot te starten... Aan/uit-indicator geeft visuele feedback met de operator (als de systeemsoftware het verzoek van de attentieknop accepteert) door te flikkeren... Zodra de stroomindicator knipperde, krijgt de gebruiker: tijdsinterval van vijf seconden om te annuleren, tijdens welke door nogmaals op de knop te drukken, wordt de bewerking geannuleerd.

Als de handeling die door de knop wordt gestart om welke reden dan ook mislukt, wordt aanbevolen dat de systeemsoftware een bericht presenteert waarin de fout wordt uitgelegd via de gebruikersinterface van de software of dit aan het systeemlogboek toevoegt.

Gebruikersinterface programmeren. De systeemsoftware moet een softwaregebruikersinterface bieden - de softwaregebruikersinterface, waarmee u hot-extractie- en vervangingsbewerkingen kunt starten en waarmee u de status van de in beslag genomen poort kunt volgen. De gedetailleerde bespreking van de hot-pluggable gebruikersinterface is OS-specifiek en wordt daarom niet gedefinieerd in de PCI Express-standaard.

In systemen met meerdere Hot-Plug-slots moet de systeemsoftware het de gebruiker mogelijk maken om bewerkingen in elk slot te starten, ongeacht de status van de resterende slots. De gebruiker mag dus Hot-Plug-bewerkingen op een slot starten met behulp van de software-gebruikersinterface of de Attentieknop terwijl de Hot-Plug bezig is op het andere slot, ongeacht welke interface werd gebruikt om de eerste te starten. .

Stroomverdelingsfunctie. Met de toevoeging van hot-swappable uitbreidingskaarten, moet het systeem stroom toewijzen aan elk nieuw apparaat dat aan het systeem wordt toegevoegd. Deze functionaliteit staat los van energiebeheer; het basisniveau van ondersteuning is ervoor te zorgen dat het systeem correct werkt. Het stroomdistributieconcept maakt blok- (knoop)constructie van knooppunten mogelijk, waardoor apparaten kunnen communiceren met het systeem om de eerder genoemde doelen te bereiken. Er zijn veel manieren waarop het mogelijk is om energiebeheerfunctionaliteit in een systeem te implementeren en hoe het verder gaat dan de standaard.

Apparaten die op Hot-Plug-uitbreidingskaarten worden gepresenteerd, moeten functies voor stroomverdeling implementeren. Apparaten die zijn ontworpen voor gebruik op uitbreidingskaarten of moederborden hebben de mogelijkheid om de stroomverdelingsfunctie te ondersteunen. Apparaten die zijn ontworpen voor zowel uitbreidingskaarten als modules, moeten ook stroomverdeling implementeren. De PCI Express-standaard vereist dat apparaten en/of uitbreidingskaarten de toegestane "configuratie"-voedingslimiet overschrijden, zoals gedefinieerd in de toepasselijke elektromechanische specificatie voordat het configuratieproces is voltooid en ingeschakeld door het systeem. Systemen moeten de stroom goed verdelen voordat uitbreidingskaarten worden aangesloten.

Volledig systeemvermogen (informatie over voeding);

Volledig vermogen toegewezen door systeemfirmware (moederbordapparaten);

Het totale aantal slots en soorten slots.

De systeemfirmware is verantwoordelijk voor het leveren van stroom aan alle apparaten op het moederbord die geen stroomverdelingsfuncties hebben. De firmware kan ofwel standaard PCI Express-apparaten dekken die zijn aangesloten op standaard voedingsrails, of er geen stroom voor leveren. Wanneer de firmware stroom aan het apparaat heeft toegewezen, moet de software het SYSTEM_ALLOC-bit van het Power Budget Capability-register (apparaatregister) instellen op een logische "1"-status om het succes van de bewerking aan te geven. De Power Distribution Manager is verantwoordelijk voor het toewijzen van stroom aan alle PCI Express-apparaten, inclusief moederborden die stroomdistributiefuncties hebben maar zijn gemarkeerd voor toewijzing. De Power Distribution Manager is ook verantwoordelijk voor het bepalen van de Hot-Plug connectiviteit in het systeem.

Deze methoden kunnen dezelfde functionaliteit bieden en het stroomdistributieproces hoeft niet op deze manier te worden geïmplementeerd.

Slot vermogenslimiet controle. PCI Express biedt een mechanisme voor softwaregestuurde begrenzing van het maximale vermogen per slot dat kan worden verbruikt door de PCI Express-kaart/-module (die bij dat slot hoort). De belangrijkste elementen van dit mechanisme zijn:

Slot Power Limit Value en Scale-velden van het slot Capability-register geïmplementeerd in de downstream-poorten van het rootcomplex en de switch;

Slot Power Limit Value en Scale-velden van het Device Capability-register geïmplementeerd in de Upstream-poorten van het eindapparaat, switch en PCI Express-naar-PCI-bridge;

Set_Slot_Power_Limit bericht. Dit bericht brengt de inhoud van de velden Slot Power Limit Value en Scale van het Slot Capability-register van de Downstream-poort (rootcomplex of switch) over naar de overeenkomstige Slot Power Limit Value- en Scale-velden van het Device Capability-register van de Upstream-poort van een component die op hetzelfde kanaal is aangesloten.

Stroomverbruiklimieten op een platform worden meestal beheerd door software (bijvoorbeeld platformfirmware), die rekening houdt met de specifieke kenmerken van het platform, zoals:

Scheiding van het platform, inclusief slots voor I/O-uitbreiding dmv uitbreidingskaarten/modules;

horeca mogelijkheden;

Temperatuur mogelijkheden.

Deze software is verantwoordelijk voor de juiste programmering van de velden Slot Power Limit Value en Scale van de slot Capability-registers van de downstream-poorten die zijn aangesloten op de uitbreidingsslots. Nadat de waarde naar het register binnen de Downstream-poort is geschreven, wordt deze door het bericht "Set_SlotJPower_Limit" overgebracht naar een ander onderdeel dat op die poort is aangesloten. De ontvanger moet de waarde in het bericht gebruiken om het stroomverbruik te beperken tot het hele bord / de module. Uitzondering zijn boards/modules, die in geen geval de minimumwaarde overschrijden die is gespecificeerd in de bijbehorende elektromechanische specificatie. Aangenomen wordt dat de board/module device driver-software in staat zal zijn (door de velden Slot Power Limit Value en Scale van het Device Capability register te lezen) de board/module hardware zo te configureren dat de board/module de gedicteerde limiet niet overschrijdt . In het geval dat het platform een ​​limiet definieert die lager is dan het minimum dat vereist is voor normaal gebruik, moet de apparaatdriver deze discrepantie kunnen rapporteren aan het bovenste niveau van de configuratiesoftware.

Het systeem moet voldoen aan de volgende regels met betrekking tot het regelmechanisme "Slot Power Limit". voor borden / modules:

Totdat een Set_Slot_Power_Limit-bericht is ontvangen dat een grenswaarde aangeeft die groter is dan het minimum gespecificeerd in de elektromechanische specificatie voor de kaart- of modulevormfactor, mag het bord / de module niet meer stroom verbruiken dan de gespecificeerd door deze minimumwaarde;

Het maximaal toegestane stroomverbruik voor de kaart / module wordt bepaald door de hoogste waarde van alle ontvangen "Set_Slot_Power_Lim it"-berichten.

Terminals, switch en PCI Express-naar-PC 1-bridge die bedoeld zijn om te worden gebundeld op een kaart / module waar het totale stroomverbruik onder de minimumlimiet voor een bepaalde vormfactor ligt, mogen "Set_Slot_Powcr_Limit"-berichten niet negeren en de waarde "teruggeven" 0 "in de Slot Power Limit Value en Scale-nullen van het Device Capability-register.

De eerder genoemde componenten zouden het "Set_Slot_Power_Limit"-bericht correct moeten accepteren, maar in plaats van het te verwerken, gooi het gewoon weg.

Regels met betrekking tot het controlemechanisme "Slot Power Limit" voor rootcomplexen en switches die slots bevatten:

De downstream-poort zal het bericht "Set_Slot_Power_Limit" niet verzenden, waarvan de limiet lager zal zijn dan de minimumwaarde die is gespecificeerd in de elektromechanische specificatie voor de vormfactor van deze slots.

ControleregistersSleufStroomBegrenzing. Meestal zijn de Slot Power Limit-registers in de downstream-poorten van het rootcomplex of de switch geprogrammeerd met platformspecifieke software. Sommige implementaties kunnen de hardwaremethode gebruiken om de waarde van deze registers te initialiseren en vereisen dus geen softwareondersteuning.

Terminals, switch en PCT Express-naar-PCI-bridge ontworpen voor kaart-/moduleaggregatie waarbij het totale stroomverbruik lager is dan het minimum gespecificeerd voor de vormfactor, kunnen Set_Slot_Power_Limit-berichten negeren. PCI Express-componenten die op deze manier zijn geïmplementeerd, zijn mogelijk niet compatibel met mogelijke toekomstige vormfactoren. Dergelijke vormfactoren zullen mogelijk een lagere stroomverbruikslimiet rapporteren dan het minimum dat vereist is voor een nieuw bord / module ontworpen met bestaande componenten.

1. Hallo! Leg het verschil in bandbreedte tussen PCI Express 3.0 x16 en PCI Express 2.0 x16 uit. Nu zijn er nog moederborden te koop met de PCI Express 2.0 x16 interface. ik ben met Ik zal aanzienlijk in prestatie verliezen als ik een nieuwe video-interfacekaart installeerPCI Express 3.0 naar een computer met een moederbord met alleen een slotPCI-E 2.0? Ik denk dat ik zal verliezen, omdat het totaalbaudrate PCI Express 2.0 is gelijk aan - 16 GB / s, en het totaalde gegevensoverdrachtsnelheid van PCI Express 3.0 is twee keer zo hoog - 32GB/sec.
2. Hallo! Ik heb een computer met een krachtige maar niet nieuwe Intel Core i7 2700K-processor en een moederbord met een PCI Express 2.0-slot. Vertel me, als ik een nieuwe grafische kaart koop voor de PCI Express 3.0-interface, dan werkt deze videokaart twee keer zo traag als wanneer ik een moederbord met een connector had PCI-Express 3.0? Dus het is tijd voor mij om mijn computer te veranderen?
3. Gelieve deze vraag te beantwoorden. Mijn moederbord heeft twee slots: PCI Express 3.0 en PCI Express 2.0, maar in het slot PCI Express 3.0 nieuwe grafische kaart PCI Express 3.0 niet klimt, interfereert de radiator van de zuidelijke brug. Als ik een grafische kaart installeerPCI-E 3.0 naar slot PCI-E 2.0, zal mijn videokaart slechter presteren dan wanneer deze in een PCI Express 3.0-slot zou zijn geïnstalleerd?
4. Hallo, ik wil een klein gebruikt moederbord van een vriend kopen voor tweeduizend roebel. Drie jaar geleden kocht hij het voor 7000 roebel, maar ik ben in de war door het feit dat het een slot heeft voor een interface-videokaart PCI-E 2.0, en ik heb een videokaartPCI-E 3.0. Draait mijn grafische kaart op dit moederbord op volle capaciteit of niet?

Hallo vrienden! Vandaag in de uitverkoop vindt u moederborden met een connector voor het installeren van PCI Express 2.0 x16 videokaarten, en PCI Express 3.0x16. Hetzelfde kan gezegd worden over grafische adapters, er zijn videokaarten te koop met een interface Zowel PCI-E 3.0 als PCI-E 2.0. Als u kijkt naar de officiële kenmerken van de PCI Express 3.0 x16- en PCI Express 2.0 x16-interfaces, zult u ontdekken dat de totale gegevensoverdrachtsnelheid voor PCI Express 2.0 is:- 16 GB / s, terwijl PCI Express 3.0 is twee keer zo groot -32GB/sec. Ik zal niet ingaan op de jungle van de bijzonderheden van deze interfaces en u vertellen dat er zo'n groot verschil is inde gegevensoverdrachtsnelheid is alleen in theorie zichtbaar, in de praktijk is deze erg klein.Als u artikelen over dit onderwerp op internet leest, dan:u zult concluderen dat moderne PCI Express 3.0 grafische kaarten met dezelfde snelheid werken in PCI Express 3.0 x16- en PCI Express 2.0 x16-slots en verschil in doorvoertussen PCI-E 3.0 x16 en PCI-E 2.0 x16 is slechts 1-2% verlies van grafische kaartprestaties. Dat wil zeggen, het maakt niet uit in welk slot je de videokaart installeert, PCI-E 3.0 of PCI-E 2.0, alles werkt hetzelfde.

Maar helaas zijn al deze artikelen in 2013 en 2014 geschreven en waren er toen nog geen games zoals Far Cry Primal, Battlefield 1 en andere nieuwe producten die in 2016 verschenen. Ook in 2016 werd uitgebracht familie van NVIDIA 10-serie GPU's, bijvoorbeeld GeForce GTX 1050 en GeForce GTX 1050 Ti grafische kaarten, en zelfs GTX 1060. Mijn experimenten met nieuwe games en nieuwe videokaarten hebben aangetoond dat het voordeel van de PCI-E 3.0-interfacePCI-E 2.0 is niet langer 1-2%, maar gemiddeld 6-7%. Wat is interessant als de videokaart lager is in de klas dan GeForce GTX 1050 , dan is het percentage lager (2-3%) , en als integendeel, dan meer - 9-13%.

Dus in mijn experiment gebruikte ik een videokaart GeForce GTX 1050 PCI-E 3.0 interface en moederbord met connectoren PCI Express 3.0 x16 en PCI Express 2.0 x16.

N Grafische instellingen in games zijn overal maximaal.

1. FAR CRY PRIMAL spel. Koppel PCI-E 3.0 heeft een voordeel getoond ten opzichte van PCI-E 2.0 sinds altijd 4-5 frames hoger, wat procentueel ongeveer is 4 % %.
2. Battlefield 1 spel. De kloof tussen PCI-E 3.0 en PCI-E 2.0 was: 8-10 beelden , wat in een procentuele verhouding van ongeveer 9% is.
3. Opkomst van de Tomb Raider. Voordeel van PCI-E 3.0 gemiddelden 9 10 fps of 9%.
4. De hekser. Het voordeel van PCI-E 3.0 was 3%.
5. Grand Theft Auto V. Het voordeel van PCI-E 3.0 is 5 fps of 5%.

Dat wil zeggen, het verschil in bandbreedte tussen de PCI-E 3.0 x16- en PCI-E 2.0 x16-interface is nog steeds niet in het voordeel PCI-E 2.0. Daarom zou ik op dit moment geen moederbord met één PCI-E 2.0 slot kopen.

Een vriend van mij kocht een gebruikt moederbord voor drieduizend roebel. Ja, toen het eenmaal was opgehoopt en ongeveer tienduizend roebel kostte, heeft het veel connectoren SATA III en USB 3.0, ook 8 slots voor RAM, het ondersteunt RAID-technologie, enz., maar het is gebouwd op een verouderde chipset en een slot voor een videokaart erop PCI Express 2.0! Naar mijn mening zou het beter zijn om te kopen. Waarom?

Het kan best gebeuren dat over een jaar of twee de nieuwste videokaarten alleen nog in de sleuf werken PCI Express 3.0 x16 en uw moederbord heeft een verouderde en niet langer gebruikte connector van de fabrikant PCI Express 2.0 x16 ... Je koopt een nieuwe videokaart en deze wil niet meer werken in de oude connector. Persoonlijk ben ik al vaak tegengekomen dat de videokaart PCI-E 3.0 startte niet op de mat. bord met connector PCI-E 2.0, en zelfs het updaten van de BIOS van het moederbord hielp niet.Ik heb ook met videokaarten gewerktPCI-E 2.0 x16 die weigerde te werken op oudere moederborden met een interface PCI-E 1.0 x16, hoewel ze overal schrijven over achterwaartse compatibiliteit.Gevallen waarin de PCI Express 3.0 x16-videokaart niet startte op moederborden metPCI Express 1.0 x16, zelfs meer.

Welnu, vergeet het uiterlijk van de interface dit jaar niet. PCI-Express 4.0. In dit geval is PCI Express 3.0 verouderd.

Invoering

De wet van Moore stelt dat het aantal transistors op een siliciumchip dat winstgevend is om te produceren elke paar jaar verdubbelt. Maar denk niet dat de processorsnelheid elke paar jaar verdubbelt. Dit is een veel voorkomende misvatting bij velen, en gebruikers verwachten vaak dat de pc-prestaties exponentieel zullen schalen.

Maar zoals je waarschijnlijk hebt gemerkt, zitten de topprocessors op de markt al zes jaar vast tussen 3 en 4 GHz. En de computerindustrie moest nieuwe manieren vinden om de computerprestaties te verbeteren. De belangrijkste van deze methoden is om een ​​evenwicht te bewaren tussen platformcomponenten die gebruikmaken van de PCI Express-bus, een open standaard waarmee snelle grafische kaarten, uitbreidingskaarten en andere componenten informatie kunnen uitwisselen. En PCI Express is net zo belangrijk voor het opschalen van prestaties als multi-coreprocessors. Hoewel dual-core, quad-core en six-core processors alleen kunnen worden geladen met voor multithreading geoptimaliseerde toepassingen, werkt elk programma dat op uw computer is geïnstalleerd op de een of andere manier samen met componenten die via PCI Express zijn aangesloten.

Veel journalisten en experts verwachtten dat de volgende generatie PCI Express 3.0-moederborden en -chipsets in het eerste kwartaal van 2010 zouden verschijnen. Helaas hebben problemen met achterwaartse compatibiliteit PCI Express 3.0 vertraagd, en vandaag is het een half jaar geleden, maar we wachten nog steeds op officiële informatie over de publicatie van de nieuwe standaard.

We spraken echter met de PCI-SIG (Special Interest Group, die verantwoordelijk is voor PCI en PCI Express), waardoor we enkele antwoorden kregen.

PCI Express 3.0: plannen

Al Yanes, president en voorzitter van PCI-SIG, en Ramin Neshati, voorzitter van PCI-SIG Serial Communications Workgroup, deelden hun huidige plannen voor PCI Express 3.0.

Op 23 juni 2010 werd versie 0.71 van de PCI Express 3.0-specificatie vrijgegeven. Yans voerde aan dat versie 0.71 eventuele achterwaartse compatibiliteitsproblemen zou moeten oplossen die de aanvankelijke vertraging veroorzaakten. Neshati merkte op dat het belangrijkste compatibiliteitsprobleem de "DC-dwaling"-functie was, die hij verklaarde door te zeggen dat PCI Express 2.0 en eerdere apparaten "niet de nodige nullen en enen gaven" om overeen te komen met de PCI Express 3.0-interface.

Nu de achterwaartse compatibiliteitsproblemen zijn opgelost, staat PCI-SIG klaar om baseline 0.9 "later deze zomer" uit te brengen. En achter deze basisversie wordt in het vierde kwartaal van dit jaar versie 1.0 verwacht.

De meest intrigerende vraag is natuurlijk wanneer PCI Express 3.0-moederborden in de winkelrekken komen. Neshati merkte op dat hij verwacht dat de eerste producten in het eerste kwartaal van 2011 zullen aankomen (de "FYI"-driehoek op de planfoto).

Neshati voegde eraan toe dat er geen wijzigingen op siliciumniveau mogen zijn tussen versie 0.9 en 1.0 (dat wil zeggen dat alle wijzigingen alleen van invloed zijn op software en firmware), dus sommige producten moeten op de markt komen voordat de definitieve 1.0-specificatie verschijnt. En producten kunnen al worden gecertificeerd voor de PCI-SIG "Integrator's List" (driehoek "IL"), een variant van het PCI-SIG-nalevingslogo.

Neshati noemde het derde kwartaal van 2011 voor de grap de "Fry's and Buy"-datum (waarschijnlijk verwijzend naar Frys.com, Buy.com of Best Buy). Dat wil zeggen dat we in deze periode een groot aantal producten met PCI Express 3.0-ondersteuning in winkels en online winkels mogen verwachten.

PCI Express 3.0: ontworpen voor snelheid

Voor eindgebruikers is het belangrijkste verschil tussen PCI Express 2.0 en PCI Express 3.0 een aanzienlijke toename van de maximale bandbreedte. PCI Express 2.0 heeft een signaaloverdrachtssnelheid van 5 GT/s, dat wil zeggen, de doorvoer is 500 MB/s voor elke lijn. Zo biedt de belangrijkste PCI Express 2.0 grafische sleuf, die doorgaans 16 banen gebruikt, een bidirectionele bandbreedte tot 8 GB / s.

Voor PCI Express 3.0 krijgen we een verdubbeling van deze indicatoren. PCI Express 3.0 gebruikt een signaleringssnelheid van 8 GT/s, wat zich vertaalt in 1 GB/s bandbreedte per lane. Zo krijgt het hoofdslot voor de videokaart een bandbreedte van maximaal 16 GB/s.

Op het eerste gezicht lijkt de verhoging van de signaalsnelheid van 5 GT/s naar 8 GT/s geen verdubbeling. PCI Express 2.0 gebruikt echter een 8b/10b-coderingsschema, waarbij 8 bits gegevens worden verzonden als 10-bits tekens voor foutherstel. Als resultaat krijgen we 20% redundantie, dat wil zeggen een afname van de bruikbare bandbreedte.

PCI Express 3.0 gaat over naar een veel efficiënter 128b / 130b-coderingsschema, waardoor 20% redundantie wordt geëlimineerd. Daarom is 8 GT/s geen "theoretische" snelheid meer; dit is de werkelijke snelheid, vergelijkbaar in prestatie met de signaalsnelheid van 10 GT / s als het 8b / 10b-coderingsprincipe zou worden gebruikt.

We vroegen Yans naar de apparaten die een snelheidsboost nodig zouden hebben. Hij antwoordde dat dit "PLX-switches, 40 Gbps Ethernet-controllers, InfiniBand, de steeds populairdere solid-state apparaten en natuurlijk grafische kaarten" zal zijn. Hij voegde eraan toe: "We hebben nog niet zonder innovaties, ze lijken niet statisch, ze zijn een continue stroom", ze openen de weg voor verdere verbeteringen in toekomstige versies van de PCI Express-interface.

Analyse: waar gaan we PCI Express 3.0 gebruiken?

Opslagapparaten

AMD heeft al SATA 6Gb/s-ondersteuning geïntegreerd in zijn 8e lijn chipsets en moederbordfabrikanten voegen USB 3.0-controllers toe. Intel loopt een beetje achter op dit gebied, omdat het geen ondersteuning biedt voor USB 3.0 of SATA 6 Gb / s in chipsets (we hebben al voorlopige voorbeelden van moederborden op de P67 in ons laboratorium en ze hebben ondersteuning voor SATA 6 Gb / s, maar USB 3.0 in deze generatie zullen we niet ontvangen). Zoals we echter vaak hebben gezien in de confrontatie tussen AMD en Intel, inspireren AMD-innovaties Intel vaak. Gezien de snelheid van de volgende generatie opslaginterface en randapparatuur, is het nog niet nodig om een ​​van de technologieën naar PCI Express 3.0 over te zetten. Voor zowel USB 3.0 (5 Gb/s) als SATA 6 Gb/s (er zijn nog geen schijven die aan de limieten van deze interface zouden komen) zal één PCI Express tweede generatie lijn voldoende zijn.

Als het om aandrijvingen gaat, is de interactie tussen aandrijvingen en controllers natuurlijk maar een deel van de vraag. Stelt u zich een array van meerdere SATA 6Gb/s SSD's op een chipset voor, waarbij een RAID 0-array mogelijk één Gen 2 PCI Express-baan kan laden die de meeste moederbordfabrikanten gebruiken om een ​​controller in te pluggen. Zo kun je na wat rekenwerk bepalen of USB 3.0 en SATA 6 Gb/s interfaces echt PCI Express 3.0 ondersteuning nodig hebben.

Zoals we al zeiden geeft de USB 3.0 interface een maximale snelheid van 5 Gb/s. Maar als PCI Express 2.1-standaard gebruikt USB 3.0 8b/10b-codering, wat betekent dat de werkelijke pieksnelheid 4 Gbps is. Deel de bits door acht om ze om te zetten in bytes, en je krijgt een piekdoorvoer van 500 MB/sec - precies hetzelfde als een enkele rijstrook in de huidige PCI Express 2.1-standaard. SATA 6 Gb/s draait op 6 Gb/s, maar gebruikt ook een 8b/10b-coderingsschema, wat de theoretische 6 Gb/s vertaalt naar daadwerkelijke 4,8 Gb/s. Nogmaals, converteer deze waarde naar bytes en je krijgt 600 MB / s, of 20% meer dan de PCI Express 2.0-baan kan bieden.

Het probleem zit hem echter in het feit dat zelfs de snelste SSD's van vandaag een SATA 3Gb/s-verbinding niet volledig kunnen laden. Randapparatuur komt niet in de buurt van de belasting van de USB 3.0-interface, hetzelfde kan gezegd worden over de nieuwste generatie SATA 6Gb/s. Vandaag de dag is PCI Express 3.0 in ieder geval niet nodig voor zijn actieve promotie op de platformmarkt. Hopelijk, naarmate Intel overstapt op NAND-flash van de derde generatie, zullen de kloksnelheden toenemen en zullen we apparaten hebben die 3Gb / s kunnen overtreffen voor SATA-poorten van de tweede generatie.

Videokaarten

We hebben ons eigen onderzoek gedaan naar de impact van PCI Express-bandbreedte op de prestaties van videokaarten - post-market PCI Express 2.0 , begin 2010 en ook onlangs... We vonden het erg moeilijk om de x16-bandbreedte op te laden die momenteel beschikbaar is op PCI Express 2.1-moederborden. Je hebt een multi-GPU-configuratie of een extreem high-end grafische kaart op een enkele GPU nodig om het verschil tussen x8- en x16-verbindingen te zien.

We hebben AMD en Nvidia gevraagd commentaar te geven op de noodzaak van PCI Express 3.0 - zal deze snelle bus nodig zijn om het volledige prestatiepotentieel van de volgende generatie grafische kaarten te benutten? Een AMD-woordvoerder vertelde ons dat hij nog geen commentaar kan geven.

Een Nvidia-woordvoerder was meer inschikkelijk: "Nvidia speelde een sleutelrol in de industrie bij de ontwikkeling van PCI Express 3.0, dat de bandbreedte van de huidige generatie (2.0) standaard zou moeten verdubbelen. Consumenten en professionals zullen profiteren van de nieuwe standaard met verbeterde graphics en rekenkracht. prestaties in notebooks, desktops, werkstations en servers met GPU's."

Misschien kan de sleutelzin worden genoemd "er zullen toepassingen zijn die ze kunnen gebruiken." Het lijkt alsof niets kleiner wordt in de grafische wereld. Beeldschermen worden groter, hoge definities vervangen de standaarddefinitie, texturen in games worden gedetailleerder en intrigerender. Tegenwoordig denken we dat zelfs de nieuwste top-end grafische kaarten geen PCI Express 3.0 16-lane-interface nodig hebben. Maar liefhebbers hebben de geschiedenis zich jaar na jaar zien herhalen: technologische vooruitgang maakt de weg vrij voor nieuwe manieren om 'dikkere buizen' te gebruiken. Misschien zullen we een explosieve groei zien in toepassingen die GPU-computing meer mainstream maken. Of misschien zal de prestatiedaling die wordt waargenomen wanneer het videokaartgeheugen de geheugenlimieten overschrijdt, wanneer het wisselen van het systeemgeheugen begint, niet langer zo merkbaar zijn in massaproducten en low-end producten. In ieder geval staan ​​we op het punt de innovaties te zien die PCI Express 3.0 AMD en Nvidia zal brengen.

Aansluitingen moederbordcomponenten

AMD en Intel zijn altijd erg terughoudend om informatie te delen over de interfaces die ze gebruiken om te communiceren tussen chipsetcomponenten of logische "bouwstenen" in de noord / zuid-bruggen. We kennen de snelheid waarmee deze interfaces werken, en ook dat ze zo zijn ontworpen dat ze indien mogelijk geen knelpunten creëren. Soms weten we wie een bepaald deel van de systeemlogica heeft geproduceerd, AMD gebruikte bijvoorbeeld een SATA-controller in de SB600 op basis van de ontwikkeling van Silicon Logic. Maar de technologie die wordt gebruikt om bruggen tussen componenten te bouwen, blijft vaak "lege vlekken". PCI Express 3.0 lijkt natuurlijk een zeer aantrekkelijke oplossing, zoals de A-Link-interface die AMD gebruikt.

Ook de recente verschijning van USB 3.0 en SATA 6 Gb/s controllers op een groot aantal moederborden maakt het mogelijk om de situatie in te schatten. Aangezien de Intel X58-chipset geen native ondersteuning biedt voor een van de twee technologieën, moeten bedrijven zoals Gigabyte controllers in moederborden integreren met behulp van beschikbare rijstroken om ze aan te sluiten.

Het Gigabyte EX58-UD5 moederbord ondersteunt geen USB 3.0 of SATA 6Gb/s. Het heeft echter wel een x4 PCI Express-slot.

Gigabyte heeft het EX58-UD5-moederbord vervangen door de nieuwe X58A-UD5, die ondersteuning heeft voor twee USB 3.0-poorten en twee SATA 6Gb/s-poorten. Waar vond Gigabyte de bandbreedte om deze twee technologieën te ondersteunen? Het bedrijf bracht PCI Express 2.0 onder één rij voor elke controller, waardoor de mogelijkheden voor het installeren van uitbreidingskaarten werden verkleind, maar tegelijkertijd de functionaliteit van het moederbord werd verrijkt.

Afgezien van de toevoeging van USB 3.0 en SATA 6Gb/s, is het enige merkbare verschil tussen de twee moederborden het verwijderen van het x4-slot.

Zal de PCI Express 3.0-interface, zoals de standaarden ervoor, het mogelijk maken om toekomstige technologieën en controllers toe te voegen aan moederborden die niet aanwezig zullen zijn in de huidige generaties chipsets in een geïntegreerde vorm? Zoals het ons lijkt, zal het zo zijn.

CUDA en parallel computergebruik

We betreden het tijdperk van desktop-supercomputers. Onze systemen worden aangedreven door parallel-intensieve GPU's, voedingen en moederborden die tot vier videokaarten tegelijk kunnen ondersteunen. Nvidia's CUDA-technologie transformeert de grafische kaart in een hulpmiddel voor programmeurs om niet alleen in games, maar ook in wetenschappelijke gebieden en technische toepassingen te rekenen. De programmeerinterface heeft zich al uitstekend bewezen wanneer: het ontwikkelen van een verscheidenheid aan oplossingen voor het bedrijfsleven waaronder medische beeldvorming, wiskunde, olie- en gasexploratie.

We vroegen om de mening van OpenGL-programmeur Terry Welsh van: Echt gelikte schermbeveiliging over PCI Express 3.0 en GPU-computergebruik. Terry vertelde ons dat "PCI Express een goede start heeft gekregen en ik vind het geweldig dat ontwikkelaars de bandbreedte verdubbelen wanneer ze maar willen - zoals met versie 3.0. In de projecten waar ik aan moet werken, verwacht ik echter geen verschil te zien "Het meeste van mijn werk betreft vluchtsimulatoren, maar die worden vaak beperkt door geheugen en harddisk I/O-prestaties; de grafische bus is helemaal geen bottleneck. GPU-computing; voor mensen die wetenschappelijk werk doen met grote hoeveelheden data."

De mogelijkheid om de datasnelheid te verdubbelen terwijl het omgaan met rekenintensieve werkbelastingen motiveert zeker de ontwikkeling van CUDA en Fusion. En dit is een van de meest veelbelovende gebieden voor de aankomende PCI Express 3.0-interface.

Elke gamer met de Intel P55-chipset kan praten over de voor- en nadelen van de Intel P55 ten opzichte van de Intel X58-chipset. Voordeel: de meeste P55-moederborden zijn redelijker geprijsd dan Intel X58-moederborden (algemeen natuurlijk). Nadeel: P55 heeft minimale PCI Express-connectiviteit, de hoofdtaak is toegewezen aan Intel Clarkdale- en Lynnfield-processors, die 16 PCIe-banen van de tweede generatie in de CPU zelf hebben. Ondertussen beschikt de X58 over 36 PCI Express 2.0-lanes.

Voor P55-kopers die twee videokaarten willen gebruiken, moeten ze elk via x8-lijnen worden aangesloten. Als je een derde videokaart aan het Intel P55-platform wilt toevoegen, moet je de chipsetlijnen gebruiken - maar helaas worden deze beperkt door de snelheid van de eerste generatie en kan de chipset maximaal vier lijnen toewijzen voor het uitbreidingsslot.

Toen we Al Yance van PCI-SIG vroegen hoeveel rijstroken we konden verwachten in chipsets met PCI Express 3.0-ondersteuning van AMD en Intel, antwoordde hij dat dit "privé-informatie" is die hij "niet kan onthullen". We hadden natuurlijk geen antwoord verwacht, maar de vraag was toch de moeite waard. Het is echter onwaarschijnlijk dat AMD en Intel, die deel uitmaken van de raad van bestuur van PCI-SIG, tijd en geld zouden investeren in PCI Express 3.0 als ze van plan waren de nieuwe PCI Express-standaard te gebruiken, simpelweg om het aantal lijnen. Het lijkt ons dat in de toekomst AMD- en Intel-chipsets zullen blijven segmenteren zoals we die nu zien, high-end platforms zullen voldoende opties hebben om een ​​paar videokaarten met een volledige x16-interface aan te sluiten, en chipsets voor de massamarkt zullen een beperkt aantal lijnen hebben.

Stel je een chipset voor zoals Intel P55, maar met 16 beschikbare PCI Express 3.0-lanes. Aangezien deze 16 banen twee keer zo snel zijn als PCI Express 2.0, krijgen we het equivalent van 32 lijnen van de oude standaard. In een dergelijke situatie is het aan Intel om de chipset compatibel te maken met 3-way en 4-way GPU-configuraties. Helaas, zoals we al weten, zullen de volgende generatie Intel P67- en X68-chipsets beperkt zijn tot PCIe 2.0-ondersteuning (en Sandy Bridge-processors zullen op dezelfde manier beperkt zijn tot 16-baans ondersteuning).

Naast CUDA/Fusion parallel computing zien we ook een toename van de mogelijkheden van systemen voor de massamarkt door de verhoogde communicatiesnelheid van PCI Express 3.0-componenten - ook hier denken we dat er veel potentieel verborgen is. Zonder twijfel zal PCI Express 3.0 de mogelijkheden verbeteren van goedkope moederborden die in de vorige generatie alleen beschikbaar waren voor high-end platforms. En high-end platforms met PCI Express 3.0 tot hun beschikking stellen ons in staat om nieuwe prestatierecords te vestigen met innovaties in graphics, opslagsubsysteem en netwerktechnologieën die de beschikbare busbandbreedte kunnen gebruiken.

De PCI Express-standaard is een van de fundamenten van moderne computers. PCI Express-slots hebben lang een vaste plaats ingenomen op elk moederbord in een desktopcomputer, ter vervanging van andere standaarden zoals PCI. Maar zelfs de PCI Express-standaard heeft zijn eigen varianten en verschillende verbindingspatronen. Op nieuwe moederborden, die rond 2010 beginnen, zie je op één moederbord een hele reeks poorten die zijn aangeduid als PCIE of PCI-E, die kan verschillen in het aantal regels: één x1 of meerdere x2, x4, x8, x12, x16 en x32.

Dus laten we eens kijken waarom er zo'n verwarring is tussen de schijnbaar eenvoudige PCI Express-perifere poort. En wat is het doel van elke PCI Express x2-, x4-, x8-, x12-, x16- en x32-standaard?

Wat is PCI Express-bus?

In de verre jaren 2000, toen de verouderde PCI-standaard (uitgebreide - interconnectie van perifere componenten) naar PCI Express plaatsvond, had de laatste één enorm voordeel: in plaats van een seriële bus, die PCI was, werd een point-to-point toegangsbus gebruikt. Dit betekende dat elke afzonderlijke PCI-poort en de daarin geïnstalleerde kaarten volledig konden profiteren van de maximale bandbreedte zonder elkaar te storen, zoals bij het aansluiten op PCI. In die tijd was er een overvloed aan randapparatuur die in uitbreidingskaarten werd gestoken. Netwerkkaarten, geluidskaarten, tv-tuners, enzovoort - ze vereisten allemaal een behoorlijke hoeveelheid pc-bronnen. Maar in tegenstelling tot de PCI-standaard, die een gemeenschappelijke bus gebruikte voor gegevensoverdracht met meerdere parallel geschakelde apparaten, is PCI Express in het algemeen een pakketnetwerk met een stertopologie.

PCI Express x16, PCI Express x1 en PCI op één kaart

Stel je, in termen van de leek, je desktop-pc voor als een kleine winkel met één, twee verkopers. De oude PCI-standaard was als een supermarkt: iedereen wachtte in dezelfde rij om bediend te worden en ondervond snelheidsproblemen met een beperkte verkoper aan de balie. PCI-E is meer een hypermarkt: elke klant volgt zijn eigen individuele route voor de boodschappen en meerdere kassamedewerkers nemen de bestelling op aan de kassa.

Uiteraard is een hypermarkt meerdere malen sneller dan een reguliere winkel in termen van servicesnelheid, omdat de winkel zich de bandbreedte van meer dan één verkoper met één kassa niet kan veroorloven.

Ook met speciale datalanes voor elke uitbreidingskaart of ingebouwde moederbordcomponenten.

Invloed van het aantal lijnen op de doorvoer

Nu, om onze metafoor van winkel naar hypermarkt uit te breiden, stel je voor dat elke afdeling van de hypermarkt zijn eigen kassiers heeft, die alleen voor hen zijn gereserveerd. Hier komt het idee van meerdere datatransmissielijnen om de hoek kijken.

PCI-E heeft sinds het begin veel veranderingen ondergaan. Momenteel gebruiken nieuwe moederborden meestal al versie 3 van de standaard, waarbij de snellere versie 4 steeds gebruikelijker wordt, met versie 5 die in 2019 wordt verwacht. Maar verschillende versies gebruiken dezelfde fysieke verbindingen en deze verbindingen kunnen worden gemaakt in vier basisformaten: x1, x4, x8 en x16. (x32-poorten bestaan, maar zijn uiterst zeldzaam op moederborden voor gewone computers).

Verschillende fysieke afmetingen van PCI-Express-poorten zorgen ervoor dat ze duidelijk kunnen worden verdeeld op basis van het aantal gelijktijdige verbindingen met het moederbord: hoe groter de poort fysiek is, hoe meer maximale verbindingen hij naar de kaart kan overbrengen of omgekeerd. Deze verbindingen worden ook wel lijnen... Eén lijn kan worden gezien als een spoor dat bestaat uit twee signaalparen: één voor het verzenden van gegevens en de andere voor ontvangen.

Verschillende versies van de PCI-E-standaard zorgen voor verschillende snelheden op elke baan. Maar over het algemeen geldt dat hoe meer rijstroken er zijn op een enkele PCI-E-poort, hoe sneller gegevens kunnen stromen tussen het randapparaat en de rest van de computer.

Terugkerend naar onze metafoor: als we het hebben over één verkoper in een winkel, dan is de strip x1 de enige verkoper die één klant bedient. De winkel met 4 kassa's heeft al 4 lijnen x4... En zo verder, je kunt de kassiers beschrijven door het aantal regels te vermenigvuldigen met 2.

Verschillende PCI Express-kaarten

Apparaattypen met PCI Express x2, x4, x8, x12, x16 en x32

Voor de PCI Express 3.0-versie is de totale maximale gegevensoverdrachtsnelheid 8 GT / s. In werkelijkheid is de snelheid voor de PCI-E 3-versie iets minder dan één gigabyte per seconde per baan.

Een apparaat dat een PCI-E x1-poort gebruikt, zoals een geluidskaart met laag vermogen of wifi-antenne, kan dus gegevens verzenden met een maximale snelheid van 1 Gbps.

Een kaart die fysiek in een groter slot past - x4 of x8 een USB 3.0-uitbreidingskaart kan bijvoorbeeld gegevens respectievelijk vier of acht keer sneller overbrengen.

De overdrachtssnelheid van PCI-E x16-poorten wordt theoretisch beperkt door de maximale bandbreedte van ongeveer 15 Gb/s. Dit is anno 2017 ruim voldoende voor alle moderne grafische kaarten ontwikkeld door NVIDIA en AMD.

De meeste discrete grafische kaarten gebruiken een PCI-E x16-slot

Met PCI Express 4.0 kunt u 16 GT / s gebruiken en PCI Express 5.0 gebruikt 32 GT / s.

Maar er zijn momenteel geen componenten die zoveel rijstroken kunnen gebruiken met maximale bandbreedte. Moderne grafische kaarten van het hoogste niveau gebruiken meestal de x16 PCI Express 3.0-standaard. Het heeft geen zin om dezelfde rijstroken te gebruiken voor een netwerkkaart die slechts één lijn op de x16-poort gebruikt, aangezien de Ethernet-poort slechts in staat is om gegevens tot één gigabit per seconde over te dragen (wat ongeveer een achtste van de bandbreedte is van één PCI-E-baan - onthoud: acht bits in één byte).

Je kunt PCI-E SSD's op de markt vinden die de x4-poort ondersteunen, maar deze lijken snel te worden verdrongen door de bloeiende nieuwe M.2-standaard. voor solid-state schijven die ook de PCI-E-bus kunnen gebruiken. High-end NIC's en enthousiaste hardware zoals RAID-controllers gebruiken een mix van x4- en x8-formaten.

Grootte van PCI-E-poorten en rijstroken kan variëren

Dit is een van de meest verwarrende taken voor PCI-E: een poort kan worden gemaakt in x16-vormfactor, maar heeft onvoldoende bandbreedte om gegevens door te geven, bijvoorbeeld x4. Dit komt omdat, hoewel PCI-E een onbeperkt aantal individuele verbindingen kan dragen, er nog steeds een praktische limiet is op de bandbreedte van de chipset. Goedkopere moederborden met meer budget-chipsets hebben mogelijk maar één x8-slot, hoewel dat slot fysiek een x16-kaart kan bevatten.

Bovendien bevatten moederborden voor gamers tot vier volledige PCI-E-slots met x16 en hetzelfde aantal rijstroken voor maximale bandbreedte.

Uiteraard kan dit voor problemen zorgen. Als het moederbord twee x16-slots heeft, maar een ervan heeft slechts x4-strips, dan zal het aansluiten van een nieuwe grafische kaart de prestaties van de eerste met maar liefst 75% verminderen. Dit is natuurlijk slechts een theoretisch resultaat. De architectuur van de moederborden is zodanig dat je geen dramatische prestatiedaling zult zien.

De juiste configuratie van twee videokaarten moet precies twee x16-slots gebruiken als u maximaal comfort wilt van een tandem van twee videokaarten. Om erachter te komen hoeveel lijnen op uw moederbord een bepaald slot heeft, kan de handleiding op kantoor helpen. website van de fabrikant.

Soms markeren fabrikanten zelfs het aantal lijnen op de print van het moederbord naast het slot

Houd er rekening mee dat een kortere x1- of x4-kaart fysiek in een langer x8- of x16-slot past. De contactconfiguratie van de elektrische contacten maakt dit mogelijk. Als de kaart fysiek groter is dan de sleuf, zal het natuurlijk niet werken om deze te plaatsen.

Onthoud daarom dat u bij het kopen van uitbreidingskaarten of het upgraden van huidige kaarten altijd rekening moet houden met zowel de grootte van het PCI Express-slot als het aantal benodigde rijstroken.

"klopjacht1908"De ondersteuning van het moederbord voor de nieuwe PCI Express v.3.0-standaard is niet echt het concurrentievoordeel." Dat begrijpen we eigenlijk in PCI Express 3.0, in feite heeft het geen echte voordelen, en het zal de snelheid in moderne games niet verhogen. dan heeft niemand het nodig en is het niet geïnteresseerd, er is geen winst, wat betekent dat het klote is, maar naast de gamefuncties van de PCI Express v.3.0-standaard heeft het andere functies, met name USB 3.0 is direct afhankelijk van de moederbord met de PCI Express-ondersteuningsfunctie 3.0, zeggen ze zelf dat, Nou, de aanwezigheid van twee of vier USB 3.0-poorten in een computer, volgens de huidige normen, gewoon noodzakelijk is, 3.0 is veel sneller dan 2.0, velen hebben dit in de praktijk getest 3.0 is nodig, veel van de nieuwste technologieën zijn gekoppeld aan deze specifieke standaard.Waarom zou iemand weigeren om zo'n lijst hieronder op zijn moederbord te hebben!
SupremeFX IV
Perfect geluid
Dit moederbord beschikt over een hoogwaardig audiosysteem gebaseerd op de ingebouwde SupremeFX IV-geluidskaart, die op de print is gemarkeerd met een speciale lijn. Condensatoren met hoge capaciteit en elektromagnetische afscherming dragen bij aan de hoogste geluidskwaliteit. Bovendien bevat SupremeFX IV een speciale hoofdtelefoonversterker.

Gamefirst ii
GameFirst II, mogelijk gemaakt door cFos Traffic Shaping, helpt u prioriteit te geven aan het gebruik van internetbandbreedte door verschillende toepassingen. Nadat ze de hoogste prioriteit hebben gekregen, werken online games zo snel mogelijk, zonder vervelende "vertragingen", en andere online applicaties met een lage prioriteit voor het gebruik van het internetkanaal zullen ze niet hinderen. Er is een gebruiksvriendelijke GUI in ROG-stijl om toegang te krijgen tot deze functie.

Gigabit Ethernet-controller
Intel netwerkcontrollers staan ​​bekend om hun stabiele en efficiënte werking bij een laag CPU-gebruik.

MPCIe Combo-adapter en Wi-Fi / Bluetooth 4.0-controller
Om te besparen op hoofduitbreidingsslots is dit moederbord voorzien van een speciaal extra slot met een mPCIe Combo-adapter, waarop je apparaten met mSATA (bijvoorbeeld solid-state disk) en mPCIe (draadloze adapters wifi, 3G/ 4G, GPS, enz.) .). Bovendien bevat het pakket al een mPCIe-kaart met ondersteuning voor Wi-Fi 802.11 a/b/g/n en Bluetooth 4.0.

Fusion Thermo-koelsysteem
Om de voedingssysteemelementen op dit moederbord te koelen, wordt een speciale ROG Fusion Thermo-koeler gebruikt, die bestaat uit een koperen waterblok, massieve radiatoren en een warmtepijp. Het kan dus zowel als onderdeel van een vloeistofkoelsysteem als voor conventionele koeling met ventilatoren worden gebruikt. > Meer informatie
ROG Connect

ROG Connect-interface voor overklokken en tweaken
Met de ROG Connect-functie kunt u de status van uw computer bewaken en de parameters ervan in realtime aanpassen met behulp van een laptop, waarbij deze laatste via een USB-kabel op het hoofdsysteem wordt aangesloten.

Extreme Engine Digi + II
Hoog rendement digitaal voedingssysteem
Het Extreme Engine Digi + II energiebeheersysteem is zeer efficiënt dankzij de variabele PWM-frequentie van de digitale spanningsregelaars in de processor en het geheugen. Het maakt ook gebruik van Japanse condensatoren van hoge kwaliteit. Een betrouwbaar en krachtig voedingssysteem is de sleutel tot een succesvolle computerwerking in overklokmodus!

ROG CPU-Z
Het nieuwe gezicht van het beroemde hulpprogramma
ROG CPU-Z is een aangepaste versie van het bekende informatiehulpprogramma van CPUID. Het biedt dezelfde functionaliteit en nauwkeurigheid van informatie over het systeem als het origineel, maar heeft een unieke interface in de stijl van Republic of Gamers. Met ROG CPU-Z kunt u volledige informatie krijgen over de processor en enkele andere componenten van uw computer.

Multi-GPU-technologieën
LucidLogix Virtu MVP
Hoge snelheid in grafische toepassingen
LucidLogix Virtu MVP-technologie is Windows 7-software die automatisch schakelt tussen de on-chip graphics en discrete graphics. Door een discrete videokaart in de slaapstand te zetten op die momenten dat zijn bronnen niet nodig zijn, wordt energiebesparing bereikt, wordt het geluidsniveau van de computer verlaagd en de temperatuur in de systeemeenheid verlaagd, wat bijdraagt ​​aan een gunstiger modus van werking van alle componenten. Bovendien kunt u de geïntegreerde grafische kaart gebruiken om de belangrijkste grafische kaart te versnellen, wat de prestaties tot 60% kan verhogen (zoals gemeten door 3DMark Vantage-benchmarks). Er moet ook worden opgemerkt dat deze technologie volledig compatibel is met de Intel Quick Sync 2.0-videotranscoderingsfunctie.