CMOS-chips zijn een ideale familie van logische circuits. Elementbasis van verschillende logica's: circuits, ttl, ttlsh, kmop

Digitale microschakelingen. Soorten logica, gevallen

Laten we eerst dit zeggen: microschakelingen zijn onderverdeeld in twee grote typen: analoog en digitaal. Analoge microschakelingen werken met een analoog signaal en digitale met een digitaal signaal. We zullen het specifiek hebben over digitale microschakelingen.

Meer precies, we zullen het zelfs niet hebben over microschakelingen, maar over elementen van digitale technologie die in de microschakeling kunnen worden "verborgen".

Wat zijn deze elementen?

Sommige namen heb je gehoord, andere misschien niet. Maar geloof me, deze namen kunnen in elke culturele samenleving hardop worden uitgesproken - dit zijn absoluut fatsoenlijke woorden. Dus, een ruwe lijst van wat we zullen bestuderen:

• triggers
• Tellers
• Encoders
• decoders
• multiplexers
• vergelijkers

Alle digitale schakelingen werken met digitale signalen. Wat het is?

Digitale signalen- dit zijn signalen met twee stabiele niveaus - het niveau van logisch nul en het niveau van logisch één. Voor microschakelingen die met verschillende technologieën zijn gemaakt, kunnen de logische niveaus van elkaar verschillen.

De twee meest gebruikte technologieën zijn TTL en CMOS.

TTL– Transistor-transistor logica;
CMOS– Complementaire metaaloxide-halfgeleider.

In TTL is het nulniveau 0,4 V, het eenheidsniveau is 2,4 V.
Met CMOS-logica ligt het nulniveau zeer dicht bij nul volt, het ene niveau is ongeveer gelijk aan de voedingsspanning.

In ieder geval één - als de spanning hoog is, nul - als de spanning laag is.

MAAR! Nulspanning aan de uitgang van de microschakeling betekent niet dat de uitgang "in de lucht hangt". In feite is het gewoon verbonden met een gemeenschappelijke draad. Je kunt daarom niet direct meerdere logische conclusies met elkaar verbinden: als ze verschillende niveaus hebben, ontstaat er kortsluiting.

Naast verschillen in signaalniveaus, verschillen logische typen ook in termen van stroomverbruik, snelheid (begrenzingsfrequentie), belastingscapaciteit, etc.

Het type logica is te herkennen aan de naam van de chip. Meer precies - door de eerste letters van de naam, die aangeven tot welke serie de microschakeling behoort. Binnen elke serie kunnen microschakelingen worden geproduceerd met slechts één technologie. Om het voor u gemakkelijker te maken om te navigeren, volgt hier een kleine samenvattende tabel:

De meest voorkomende tegenwoordig zijn de volgende series (en hun geïmporteerde tegenhangers):

• TTLSh - K555, K1533
• CMOS - KR561, KR1554, KR1564
• ESL - K1500

Het type logica wordt voornamelijk gekozen op basis van de volgende overwegingen:

Snelheid (werkfrequentie)
- stroomverbruik
- prijs

Maar er zijn situaties waarin één type niet genoeg is. De ene unit moet bijvoorbeeld een laag vermogen hebben en de andere een hoge snelheid. CMOS-technologiechips hebben een laag verbruik. ESL heeft een hoge snelheid.

In dit geval moet u niveauconverters installeren.

Toegegeven, sommige typen worden normaal gesproken samengevoegd zonder converters. Een signaal van de uitgang van een CMOS-microschakeling kan bijvoorbeeld worden toegepast op de ingang van een TTL-microschakeling (ervan uitgaande dat hun voedingsspanningen hetzelfde zijn). Het wordt echter niet aanbevolen om een ​​signaal in de tegenovergestelde richting te sturen, namelijk van TTL naar CMOS.

Chips zijn verkrijgbaar in verschillende verpakkingen. De meest voorkomende soorten rompen zijn:

DIP
(Dubbel Inline Pakket)

De gebruikelijke "kakkerlak". We steken de poten in de gaten op het bord - en solderen het.

De poten in de koffer kunnen 8, 14, 16, 20, 24, 28, 32, 40, 48 of 56 zijn.

De afstand tussen de pinnen (pitch) is 2,5 mm (binnenlandse standaard) of 2,54 mm (bourgeois).

Loodbreedte ca. 0,5 mm

De pinnummering staat in de figuur (bovenaanzicht). Om de locatie van het eerste been te bepalen, moet u de "sleutel" op het lichaam vinden.

SOIC
(Klein overzicht integraal circuit)

Planaire microschakeling - dat wil zeggen, de poten zijn gesoldeerd aan dezelfde kant van het bord waar de behuizing zich bevindt. Tegelijkertijd ligt de microschakeling buik op het bord.

Het aantal poten en hun nummering zijn hetzelfde als voor DIP.

De steek van de pin is 1,25 mm (binnenlands) of 1,27 mm (bourgeois).

Loodbreedte - 0,33...0,51

PLCC
(Plastic J-lead Chip Carrier)

Vierkante (zelden - rechthoekige) kast. De poten bevinden zich aan alle vier de zijden en hebben een J-vorm (de uiteinden van de poten zijn gebogen onder de buik).

Microschakelingen worden ofwel rechtstreeks op het bord gesoldeerd (vlak) of in de socket gestoken. Dat laatste verdient de voorkeur.

Het aantal poten is 20, 28, 32, 44, 52, 68, 84.

Pootafstand - 1,27 mm

Loodbreedte - 0,66...0,82

Pinnummering - het eerste been bij de sleutel, waarbij het nummer tegen de klok in wordt verhoogd:

Het belangrijkste generieke kenmerk van TTL is het gebruik van bipolaire transistors en de structuren zijn alleen p-p-p. CMOS is, zoals de naam al aangeeft, gebaseerd op veldeffecttransistoren met een MOS-structuur met geïsoleerde poort, bovendien complementair, dat wil zeggen beide polariteiten - zowel met een w- als met een / ^-kanaal. Het circuit van de basis TTL- en CMOS-logische elementen wordt getoond in Fig. 15.1. In het Westen worden ze ook kleppen genoemd - wat een dergelijke naam kan rechtvaardigen, zullen we aan het einde van het hoofdstuk zien.

We hebben de multi-emittertransistor met TTL-ingang al getekend in hoofdstuk EN - hij kan een willekeurig aantal (in de praktijk - tot acht) emitters hebben, en dan heeft het element het overeenkomstige aantal ingangen. Als een van de emitters van de transistor VT1 is kortgesloten naar aarde, zal de transistor openen en zal de fasesplitsende transistor VT2 (we kennen de werking ervan uit Fig. 6.8) sluiten. Dienovereenkomstig zal de uitgangstransistor VT3 openen en VT4 sluiten, de uitgang zal een hoog logisch niveau of een logisch één niveau zijn. Als alle emitters zijn aangesloten op een hoog potentiaal (of gewoon in de lucht "hangen"), dan is de situatie omgekeerd - VT2 zal openen met een stroom door de VT1-basis-collectorovergang (dit inschakelen van de transistor wordt genoemd "inverse"), en de uitgang wordt op nul gezet vanwege de open transistor VT4. Zo'n TTL-element zal de "AND-NOT"-functie uitvoeren (een logische nul aan de uitgang alleen met eenheden aan alle ingangen).

TTL

De eindtrap van het TTL-element is een soort complementaire (“push-pull”) klasse B-trap, die we kennen van analoge versterkers (zie figuur 8.2). De reproductie van p-p-p-transistors bleek echter te ingewikkeld voor TTL-technologie, omdat een dergelijke cascade ook pseudo-complementair wordt genoemd - de bovenste transistor VT3 werkt in de emittervolgermodus en de onderste in het gemeenschappelijke emittercircuit.

Rijst. 15.1. Schema's van TTL- en CMOS-basiselementen

Tussen haakjes, we merken op dat vanwege de onbeschikbaarheid van p-w-p-transistoren, de reproductie van het "OF" -circuit voor TTL-technologie een harde noot bleek te zijn om te kraken, en het circuit ervan verschilt nogal van dat getoond in Fig. 15.1 van het basisschema van het element "AND-NOT".

kanttekeningen

Aan het begin van de transistortechnologie werden pseudo-complementaire trappen, vergelijkbaar met de TTL-uitgangstrap, gebruikt - oh horror! - om het geluid te versterken. Deze constructie gaf aanleiding tot talrijke pogingen om logische elementen, die in wezen een versterker zijn met een vrij grote (enkele tientallen) versterking, aan te passen voor het versterken van analoge signalen. Onnodig te zeggen dat de resultaten behoorlijk somber zijn, zelfs met het CMOS-element, dat veel symmetrischer is.

Zoals te zien is in het diagram, is het TTL-element aanzienlijk asymmetrisch, zowel wat betreft ingangen als uitgangen. Aan de ingang moet de logische nulspanning dicht genoeg bij de "aarde" liggen, met een spanning aan de emitter van ongeveer 1,5 V (met een standaard 5 V-voeding voor TTL), de ingangstransistor is al vergrendeld. Bovendien, wanneer nul wordt toegepast, is het noodzakelijk om te zorgen voor de verwijdering van een vrij significante basis-emitterstroom - ongeveer 1,6 mA voor een standaardelement, daarom is voor TTL-elementen het maximale aantal andere dergelijke elementen dat tegelijkertijd op de uitgang is aangesloten altijd gespecificeerd (standaard - niet meer dan een dozijn). Tegelijkertijd kan een logische eenheid helemaal worden weggelaten uit de ingangen. In de praktijk moet het echter worden toegepast - volgens de regels moeten ongebruikte TTL-ingangen worden aangesloten op de voeding via weerstanden van 1 kΩ.

Aan de uitgang is het nog erger: de logische nulspanning wordt geleverd door een open transistor en is echt heel dicht bij nul - zelfs met een belasting in de vorm van een tiental ingangen van andere vergelijkbare elementen, is deze niet groter dan 0,5 V, en in de normen voor een TTL-signaal wordt een waarde van niet meer dan 0 voorgeschreven .8 V. Maar de spanning van de logische eenheid is vrij ver van de voeding en, wanneer gevoed op 5 V, in het beste geval (onbelast) is van 3,5 tot 4 V, in de praktijk is de waarde van 2,4 V in de normen vastgelegd.

Een dergelijke balancering in tienden van een volt (nulspanning 0,8 V, schakeldrempelspanning van 1,2 tot 2 V, eenheidsspanning 2,4 V) leidt ertoe dat alle TTL-microschakelingen in een vrij smal bereik van voedingsspanningen kunnen werken - praktisch van 4,5 tot 5,5 V, vele zelfs van 4,75 tot 5,25 V, dus 5 V ±5%. De maximaal toegestane voedingsspanning voor verschillende TTL-series is van 6 tot 7 V, en wanneer deze wordt overschreden, branden ze meestal met een heldere vlam. De lage en asymmetrische voedingsdrempel van het element leidt ook tot een slechte ruisimmuniteit.

Het grootste (en zelfs ernstiger dan de andere) nadeel van TTL is het hoge verbruik - tot 2,5 mA per zo'n element, dit houdt geen rekening met de lekstromen aan de ingang en het verbruik van de belasting aan de uitgang. Je kunt je dus alleen maar afvragen waarom TTL-chips met veel basiselementen, zoals tellers of registers, geen koelradiator nodig hebben. De combinatie van een lage ruisimmuniteit met een hoog verbruik is een nogal explosief mengsel, en bij bedradingsborden met TTL-microschakelingen moet je op elk geval een ontkoppelcondensator plaatsen. Al het bovenstaande zou ons al lang geleden hebben gedwongen de TTL-technologie in het algemeen te verlaten, totdat ze enige tijd één onbetwistbaar voordeel hadden: hoge snelheid, wat voor het basiselement in de vorm getoond in Fig. 15.1, kan tientallen megahertz bereiken.

In de toekomst ging de ontwikkeling van TTL langs de lijn van het verminderen van het verbruik en het verbeteren van de elektrische eigenschappen, voornamelijk door het gebruik van de zogenaamde. Schottky-knooppunten, waarop de spanningsval 0,2-0,3 V kan zijn in plaats van de gebruikelijke 0,6-0,7 V (TTLSh-technologie, aangeduid met de letter S in de naam van de serie, de binnenlandse analoog is de 531- en 530-serie). De basistechnologie die de basis vormde van de 74-serie, die in de jaren zestig en zeventig wijdverbreid was zonder extra letters in de aanduiding (analogen zijn de beroemde binnenlandse series 155 en 133), wordt nu praktisch niet gebruikt. TTL IC's kunnen momenteel worden geselecteerd uit de 74LSxx-serie met laag vermogen (555 en 533-serie) of de hoge snelheid 74Fxx-serie (1531-serie). Bovendien is het verbruik van de laatste bijna gelijk aan het verbruik van de oude basisserie bij een hogere (tot 125 MHz) snelheid, en voor de eerste is het tegenovergestelde waar - de snelheid wordt gehandhaafd op het niveau van de basis, maar het stroomverbruik wordt drie tot vier keer verminderd.

CMOS

CMOS-elementen komen veel dichter bij het idee van wat een ideaal logisch element zou moeten zijn. Om te beginnen, zoals blijkt uit afb. 15.1, ze zijn praktisch symmetrisch, zowel in input als output. Een open veldeffecttransistor aan de uitgang (ofwel /?-type voor een logische, of een "-type voor een logische nul) is eigenlijk, zoals we weten.

gewoon weerstand, die voor conventionele CMOS-elementen kan variëren van 100 tot 300 ohm (met "conventionele" of "klassieke" CMOS bedoelen we hier de 4000A- of 4000V-serie, zie hieronder). Voor extra symmetrie worden meestal twee omvormers in serie aan de uitgang geplaatst, vergelijkbaar met die in Fig. 15.1 aan de rechterkant (is het jammer, of wat, transistors, als het verbruik niet groeit?). Daarom wordt de output niet beïnvloed door het feit dat er twee van dergelijke transistors in serie zijn in de onderarm voor het "AND-NOT"-circuit.

Voor het "OF"-circuit bevinden dergelijke transistoren zich in de bovenarm - het is volledig symmetrisch ten opzichte van het "AND"-circuit, wat ook een pluspunt is voor CMOS-technologie in vergelijking met TTL. Houd er ook rekening mee dat de uitgangstrap van de omvormer niet is gebouwd volgens de "push-pull" -trap, dat wil zeggen dat dit geen spanningsstroomvolgers zijn, maar transistors in een common-source circuit verbonden door drains, waarmee u een extra spanningsversterking.

In de praktijk leiden de kenmerken van de constructie van het element ertoe dat in CMOS-microschakelingen:

Bij een onbelaste uitgang is de logische één-spanning bijna gelijk aan de voedingsspanning en is de logische nulspanning bijna gelijk aan het aardpotentiaal;

De schakeldrempel ligt dicht bij de helft van de voedingsspanning;

De ingangen trekken weinig tot geen stroom omdat het MOSFET's met geïsoleerde poorten zijn;

In statische modus trekt de hele cel ook geen stroom uit de voeding.

Uit de laatste bepaling volgt dat een circuit van enige mate van complexiteit, gebouwd met CMOS-elementen, in een "bevroren" toestand en zelfs bij lage werkfrequenties, niet hoger dan een dozijn of twee kilohertz, praktisch geen energie verbruikt! Hieruit blijkt hoe trucjes zoals polshorloges, die jarenlang op een piepklein batterijtje kunnen lopen, of de slaapstand van microcontrollers, waarin ze voor alle tienduizenden van hun logische elementen van 1 tot 50 μA verbruiken, mogelijk werden.

Een ander gevolg van de bovenstaande kenmerken is een uitzonderlijke ruisimmuniteit, die de helft van de voedingsspanning bereikt. Maar dat zijn niet alle voordelen. CMOS-microschakelingen van de "klassieke" serie kunnen werken in het voedingsspanningsbereik van 2 tot 18 V, en moderne snelle - van 2 tot 7 V. Het enige dat in dit geval gebeurt, is wanneer

Wanneer het vermogen wordt verminderd, nemen de prestaties in de loop van de tijd behoorlijk af en verslechteren sommige andere kenmerken.

Bovendien werken CMOS-uitgangstransistoren, net als alle andere veldeffecttransistoren, bij overbelasting (bijvoorbeeld in kortsluitmodus) als stroombronnen - bij een voedingsspanning van 15 V zal deze stroom ongeveer 30 mA zijn, bij 5 V - ongeveer 5 mA. Bovendien kan dit in principe een langdurige werking van dergelijke elementen zijn, het enige dat moet worden gecontroleerd, is of de waarde van de totale toegestane stroom door het uitgangsvermogen, die meestal ongeveer 50 mA is, is niet overschreden. Dat wil zeggen, het kan nodig zijn om het aantal uitgangen dat tegelijkertijd op een laagohmige belasting is aangesloten, te beperken. Uiteraard is er in deze modus geen sprake meer van logische niveaus, alleen van de inkomende of uitgaande stroom.

En hier komen we bij het belangrijkste nadeel van de "klassieke" CMOS-technologie - lage snelheid in vergelijking met TTL. Dit komt door het feit dat de geïsoleerde poort van de MOSFET een condensator is met een vrij grote capaciteit - in het basiselement tot 10-15 pF. Samen met de uitgangsweerstand van het vorige circuit vormt een dergelijke condensator een laagdoorlaatfilter. Gewoonlijk wordt niet alleen rekening gehouden met frequentie-eigenschappen, maar ook met de vertragingstijd van de signaalvoortplanting per logisch element. De vertraging treedt op vanwege het feit dat de voorkant van het signaal niet strikt verticaal is, maar hellend, en de uitgangsspanning pas begint te stijgen (of afnemen) wanneer de ingangsspanning een significante waarde bereikt (idealiter de helft van de voedingsspanning) . De vertragingstijd kan oplopen tot 200-250 NS in vroege CMOS-series (vergelijk - de basis-TTL-serie heeft slechts 7,5 ns). In de praktijk, met een voedingsspanning van 5 V, is de maximale werkfrequentie van de "klassieke" CMOS niet groter dan 1-3 MHz - probeer een blokgolfgenerator te bouwen op logische elementen volgens een van de circuits die zullen worden besproken in hoofdstuk 16, en je zult zien dat al bij een frequentie van 1 de MHz-golfvorm meer op een sinusgolf dan op een rechthoek lijkt.

Een ander gevolg van de aanwezigheid van een hoge ingangscapaciteit is dat wanneer er wordt geschakeld, een oplaadstroompuls van deze capaciteit optreedt, dat wil zeggen, hoe hoger de werkfrequentie, hoe meer de microschakeling verbruikt, en men gelooft dat bij maximale werkfrequenties zijn verbruik kan vergeleken worden met TTL verbruik (tenminste , TTL serie 74LS). De zaak wordt nog verergerd door het feit dat als gevolg van de verlengde fronten van de pulsen, het element vrij lang in de actieve toestand is wanneer beide uitgangstransistoren op een kier staan ​​(dat wil zeggen, het zogenaamde "doorstroom" -effect treedt op ).

Hetzelfde slepen van de fronten in combinatie met een hoogohmige ingang leidt tot een afname van de ruisimmuniteit tijdens het schakelen - als hoogfrequente ruis op het signaalfront "zit", kan dit leiden tot meervoudig schakelen van de uitgang, zoals de geval met de comparator (zie hoofdstuk 13). Om deze reden specificeren IC-specificaties vaak de gewenste maximale stijgtijd voor het stuursignaal.

In moderne CMOS zijn echter, in tegenstelling tot de 'klassieke', de meeste tekortkomingen die verband houden met lage prestaties overwonnen (zij het door het toegestane voedingsbereik te verkleinen). Meer details over de CMOS-serie worden hieronder beschreven, maar voor nu nog een paar woorden over de kenmerken van deze microschakelingen.

Ongebruikte ingangen van het CMOS-element moeten ergens worden aangesloten - ofwel op aarde of op voeding (er zijn geen weerstanden nodig, omdat de ingang geen stroom verbruikt), of gecombineerd met een aangrenzende ingang - anders zal interferentie bij zo'n hoogohmige ingang volledig de werking van het circuit verstoren. Bovendien moet dit, om het verbruik te verminderen, ook worden gedaan met betrekking tot ongebruikte elementen in hetzelfde pakket (maar natuurlijk niet voor alle ongebruikte uitgangen). Een "kale" CMOS-ingang kan vanwege zijn hoge weerstand ook een verhoogde "mortaliteit" van chips veroorzaken bij blootstelling aan statische elektriciteit, maar in de praktijk worden de ingangen altijd overbrugd met diodes, zoals weergegeven in Fig. 11.4. De toelaatbare stroom door deze diodes wordt ook gespecificeerd in de specificaties.

De parameters van moderne CMOS-microschakelingen (complementaire MOS-microschakelingen) zijn bijna ideaal. Ten eerste is de typische CMOS statische vermogensdissipatie als gevolg van lekstromen in de orde van 10 nW per poort. Het actieve (of dynamische) gedissipeerde vermogen is afhankelijk van de voedingsspanning, schakelfrequentie, uitgangsbelasting en stijgtijd van het ingangssignaal, maar de typische waarde voor één klep met een frequentie van 1 MHz en een belasting van 50 pF is niet hoger dan 10 mW.

Ten tweede, hoewel de vertragingstijd van de signaalvoortplanting in CMOS-poorten niet gelijk is aan nul, is deze nogal klein. Afhankelijk van de spanning van de voeding, ligt de signaalvoortplantingsvertraging voor een typisch element in het bereik van 4 tot 8 nsec.

Ten derde zijn de stijg- en daaltijden controleerbaar en lineair in plaats van stapfuncties. Meestal zijn ze 20-40% groter dan de voortplantingsvertragingstijd.

Ten slotte is de typische ruisimmuniteit ongeveer 45% van de uitgangsamplitude.

Een andere belangrijke factor in het voordeel van CMOS-chips zijn hun lage kosten, vooral wanneer ze worden gebruikt in draagbare apparatuur die wordt aangedreven door batterijen met een laag vermogen.

Voedingen in CMOS-systemen kunnen een laag stroomverbruik hebben en daarom goedkoop. Door het lage stroomverbruik kan het stroomsubsysteem eenvoudiger en dus goedkoper zijn. Heatsinks en ventilatoren zijn niet nodig vanwege de lage vermogensdissipatie. Voortdurende verbetering van technologische processen, evenals een toename van de productievolumes en een uitbreiding van het assortiment gefabriceerde CMOS-microschakelingen, leiden tot een daling van hun kosten.

Er zijn veel series CMOS-logica-chips. De eerste was de K176-serie, daarna de K561 (CD4000AN) en KR1561 (CD4000BN), maar de functionele series waren het meest ontwikkeld in de KR1554 (74ACxx), KR1564 (74HCxx) en KR1594 (74ACTxx) series.

De functionele serie moderne CMOS-microschakelingen van de KR1554-, KR1564- en KR1594-serie bevat volledige equivalenten van de KR1533 (74ALS) en K555 (74LS) TTLSH-serie microschakelingen, die volledig samenvallen, zowel in hun functies als in de pin-out van A.L. Odinets, Minsk, E-mail: [e-mail beveiligd](gaatje). Moderne CMOS-microschakelingen verbruiken in vergelijking met hun prototypes, de K176- en K561-serie, veel minder dynamisch vermogen en zijn vele malen sneller dan zij.

Om circuitoplossingen te vereenvoudigen, zijn er CMOS-series ontwikkeld met zowel een ingangsdrempelspanning van TTL-niveaus (KR1594 en enkele andere) als CMOS-niveaus (KR1554, KR1564 en enkele andere). Het bedrijfstemperatuurbereik voor microschakelingen voor algemeen gebruik ligt binnen -40 ... + 85 ° С en -55 ... + 125 ° С - voor microschakelingen voor speciale toepassingen. Tabel 1 vergelijkt de invoer- en uitvoerkenmerken van CMOS- en TTLS-IC's.

Kenmerken van CMOS-chips

Het doel van deze sectie is om de ontwerper van het digitale systeem de nodige informatie te geven over hoe digitale CMOS-circuits werken en hoe ze zich gedragen wanneer ze worden blootgesteld aan verschillende besturingssignalen. Er is nogal wat geschreven over het ontwerp en de productietechnologie van CMOS-chips, dus vandaag zullen we alleen hun circuitfuncties bekijken.

Tabel 1. Vergelijking van elektrische parameters van CMOS- en TTLS-circuits

Het belangrijkste CMOS-circuit is de omvormer die wordt getoond in Fig. 1. Het bestaat uit twee veldeffecttransistoren die in de verrijkingsmodus werken: met een P-type kanaal (boven) en een N-type kanaal (onder). Om de voedingspinnen aan te duiden, wordt het geaccepteerd: VDD of Vcc - voor een positieve uitgang en Vss of GND - voor een negatieve. De aanduidingen VDD en Vcc zijn ontleend aan conventionele MOS-circuits en symboliseren de source- en drain-voedingen van transistors. Ze zijn niet rechtstreeks van toepassing op CMOS-circuits omdat de voedingspinnen de bronnen zijn van beide complementaire transistoren. De aanduidingen Vss of GND zijn ontleend aan TTL-circuits en deze terminologie is behouden voor CMOS-chips. De aanduidingen VCC en GND worden hieronder aangegeven.

Rijst. 1. De eenvoudigste CMOS-omvormer

De logische niveaus in een CMOS-systeem zijn Vcc (logische "1") en GND (logische "0"). Omdat de stroom die in de "aan" MOSFET vloeit er weinig tot geen spanningsval over veroorzaakt, en de ingangsimpedantie van de CMOS-poort erg hoog is (de ingangsrespons van een MOSFET is meestal capacitief en lijkt op zijn 1012 ohm volt-ampère-karakteristiek geshunt met een condensator van 5 pF). ), dan zullen de logische niveaus in het CMOS-systeem bijna gelijk zijn aan de voedingsspanning.

Laten we eens kijken naar de karakteristieke curven van MOSFET's om een ​​idee te krijgen van hoe de stijg- en daaltijden, voortplantingsvertragingen en vermogensdissipatie zullen veranderen met de voedingsspanning en belastingscapaciteit.

Op afb. 2 toont de karakteristieken van de N-kanaal en P-kanaal veldeffecttransistoren die in de verrijkingsmodus werken.

Uit deze kenmerken volgt een aantal belangrijke conclusies. Beschouw de curve voor een N-kanaaltransistor met een Gate-Source-spanning van VGS = 15V. Opgemerkt moet worden dat voor een constante stuurspanning VGS de transistor zich gedraagt ​​​​als een stroombron bij waarden van VDS (Drain-Source Voltage) groter dan VGS-VT (V-Mosfet Threshold Voltage). Voor VDS-waarden kleiner dan VGS-VT gedraagt ​​de transistor zich in principe als een weerstand.

Er moet ook worden opgemerkt dat bij lagere waarden van VGS de curven een soortgelijk karakter hebben, behalve dat de waarde van IO (drain-source current) veel kleiner is en in feite IA toeneemt met het kwadraat van VGS. De P-kanaaltransistor heeft bijna dezelfde, maar complementaire (aanvullende) eigenschappen.

In het geval van het aansturen van een capacitieve belasting met behulp van CMOS-elementen, zal de initiële verandering in de spanning die op de belasting wordt toegepast lineair zijn, vanwege de "stroom" -karakteristiek in de eerste sectie, verkregen door de dominante resistieve karakteristiek af te ronden, wanneer de VDS waarde bijna nul is. Met betrekking tot de eenvoudigste CMOS-omvormer getoond in Fig. 1, als de spanning VDS tot nul daalt, zal de uitgangsspanning V0UT naar GND neigen, afhankelijk van welke transistor open is: P-kanaal of N-kanaal.

Als u Vcc, en dus VGS, verhoogt, moet de omvormer een grote spanningsamplitude over de capaciteit ontwikkelen. Voor dezelfde spanningstoename stijgt de belastingscapaciteit 110 echter sterk als het kwadraat van VGS, en daarom worden de stijg- en voortplantingsvertragingstijden getoond in Fig. 3 nemen af.

Het kan dus worden gezien dat voor een bepaald ontwerp, en dus een vaste waarde van de belastingscapaciteit, het verhogen van de voedingsspanning de systeemprestaties zal verbeteren. Het verhogen van Vcc zal niet alleen de snelheid verhogen, maar ook het dynamische vermogen dat wordt gedissipeerd door de omvormer, die uit twee componenten bestaat. Ten eerste is het het vermogen dat wordt verbruikt om de belastingscapaciteit op te laden. Deze vermogensdissipatiecomponent is evenredig met de belastingscapaciteit, de schakelfrequentie van de omvormer en het kwadraat van de spanningsval over de belasting.

Rijst. Fig. 2. Afhankelijkheid van de uitgangsstroom Ids van de uitgangsspanning voor drie verschillende waarden van de voedingsspanning Voo en de initiële gate-source bias Vos

De tweede component van het vermogen dat door de omvormer wordt gedissipeerd, is te wijten aan het feit dat elke keer dat het circuit van de ene toestand naar de andere overschakelt, bij VCC>2VT, een doorlopende stroomkIsw kortstondig optreedt, die van Vcc naar GND stroomt via twee gelijktijdig gedeeltelijk open uitgangstransistoren .

Aangezien de drempelspanningen van transistoren niet veranderen met toenemende Vcc, neemt het ingangsspanningsbereik, waarbinnen de bovenste en onderste transistoren gelijktijdig in een geleidende toestand zijn, toe met toenemende Vcc. Tegelijkertijd resulteert een hogere Vcc in hogere stuurspanningen VGS, die ook de stroom Isw verhogen. Als de stijgtijd van het ingangssignaal echter nul zou zijn, zou er geen doorgaande stroom door de uitgangstransistoren zijn. Het is duidelijk dat de stijg- en daaltijden van het ingangssignaal tot een minimum moeten worden beperkt om de vermogensdissipatie te verminderen.

Bedenk hoe de overdrachtskarakteristieken van de omvormer afhangen van de voedingsspanning Vcc(pnc. 5). We stemmen ermee in om aan te nemen dat beide transistors identieke, maar complementaire (wederzijds complementaire) kenmerken en drempelspanningen hebben. Als Vcc lager is dan de 2VT-drempelspanning, kan geen van de transistors worden ingeschakeld en staat het circuit in de uit-stand. Op afb. 5a toont de situatie waarin de voedingsspanning exact overeenkomt met de drempelspanning. In dit geval moet het circuit werken met 100% hysterese. Dit is echter niet precies hysterese, aangezien beide uitgangstransistoren uit zijn en de uitgangsspanning wordt gehandhaafd op de poortcapaciteiten die de keten van circuits volgen. Als Vcc binnen één of twee drempelspanningen ligt (Fig. 56), is er een afname van de hoeveelheid "hysterese" naarmate Vcc een waarde nadert die gelijk is aan 2VT (Fig. 5c). Bij een spanning Vcc gelijk aan twee drempelspanningen is er geen "hysterese", en ook geen doorstroom door de transistoren op de schakelmomenten. Wanneer de waarde van Vcc twee drempelspanningen overschrijdt, beginnen de overdrachtskarakteristieken af ​​te ronden (figuur 5d). Wanneer Vm door een gebied gaat waar beide transistoren aan staan, veroorzaken stromen die in de kanalen van de transistoren vloeien spanningsdalingen die afrondingskarakteristieken geven.

Bij het overwegen van een CMOS-systeem voor ruisimmuniteit, zijn er ten minste twee dingen om in gedachten te houden: ruisimmuniteit en ruismarge.

Rijst. H. Het meten van stijg- en daaltijden en voortplantingsvertragingen in een CMOS-systeem

Moderne CMOS-circuits hebben een typische ruisimmuniteitswaarde van 0,45 Vcc. Dit betekent dat een vals ingangssignaal dat 0,45 Vcc of minder van Vcc of GND verschilt, zich niet door het systeem zal verspreiden als een vals logisch niveau. Typisch verandert een dergelijk signaal de uitgangstoestand van de poort niet. In een flip-flop, bijvoorbeeld, zal een valse ingangsklokpuls met een amplitude van 0,45 Vcc zijn toestand niet veranderen.

Dit betekent niet dat er helemaal geen signaal zal verschijnen aan de uitgang van de schakeling. In feite zal door de invloed van het stoorsignaal het uitgangssignaal aan de uitgang van de omvormer verschijnen, maar in amplitude worden afgezwakt. Terwijl het zich voortplant door een digitaal systeem, zal het signaal verder worden verzwakt door volgende circuits totdat het helemaal verdwijnt.

Rijst. Fig. 4. Gegarandeerde ruismarge van de CMOS-schakeling over het temperatuurbereik als functie van de voedingsspanning V

De CMOS-fabrikant garandeert ook een ruismarge van 1V over het gehele voedingsspannings- en temperatuurbereik en voor elke combinatie van ingangen. Dit is slechts een afwijking van de ruisimmuniteitskarakteristiek. Met andere woorden, uit deze karakteristiek volgt dat om het uitgangssignaal van de schakeling, uitgedrukt in volt, binnen 0,1 Vcc van de waarde van het overeenkomstige logische niveau ("nul" of "één") te brengen, het ingangssignaal mag de waarde 0,1 Vcc plus 1V boven de grond of onder stroom niet overschrijden. Grafisch is deze situatie weergegeven in Fig. 4.

Voor standaard TTL-circuits is de ruismarge bijvoorbeeld 0,4 V (Fig. 6).

Analyse van de kenmerken van het gebruik van CMOS-microschakelingen

Fig.5 Overdrachtskarakteristieken voor verschillende waarden van de voedingsspanning Vcc

Deze sectie bespreekt verschillende situaties die zich voordoen bij het ontwerpen van digitale systemen met CMOS-chips: ongebruikte ingangen, parallelle aansluiting van elementen om de belastingscapaciteit te vergroten, databusbedrading, matching met logische elementen van andere families.

Rijst. 6. Gegarandeerde waarden van het logisch niveau spanningsbereik voor TTL-circuits over het temperatuurbereik als functie van de voedingsspanning V

Ongebruikte pinnen, of eenvoudiger, ongebruikte ingangen, mogen niet onaangesloten blijven. Vanwege de zeer hoge ingangsweerstand (1012 ohm) kan de zwevende ingang afdrijven tussen logisch nul en één, waardoor onvoorspelbaar uitgangsgedrag van het circuit en gerelateerde problemen in het systeem ontstaan. Alle ongebruikte ingangen moeten worden aangesloten op de stroomrail, "gewone" draad of een andere in gebruik zijnde ingang. De keuze van de oplossing is niet toevallig, omdat rekening moet worden gehouden met de mogelijke impact op de uitgangsbelasting van het circuit. Beschouw bijvoorbeeld een 4I-NOT-element met vier ingangen dat wordt gebruikt als een logische 2I-NOT-poort met twee ingangen. De interne structuur wordt getoond in Fig. 7.

Laat ingangen A en B ongebruikte ingangen zijn. Als ongebruikte ingangen zijn aangesloten op een vast hoog logisch niveau, worden ingangen A en B aangesloten op de voedingsrail om de resterende ingangen mogelijk te maken. Hierdoor worden de onderste transistoren A en B ingeschakeld en de corresponderende bovenste transistoren A en B uitgeschakeld. In dit geval kunnen niet meer dan twee bovenste transistoren tegelijkertijd worden ingeschakeld. Als de ingangen A en B zijn aangesloten op ingang C, zal de ingangscapaciteit verdrievoudigen, maar elke keer dat ingang C zich op een logisch nulniveau bevindt, worden de bovenste transistoren A, B en C ingeschakeld, waardoor de maximale logische één verdrievoudigt uitgangsstroom. Als ingang D ook een logisch "nul"-niveau ontvangt, worden alle vier de bovenste transistoren ingeschakeld. Dus door de ongebruikte ingangen van het AND-NOT-element op de voedingsbus (OR-NOT op de "gemeenschappelijke" draad) aan te sluiten, worden ze ingeschakeld, maar door de ongebruikte ingangen met andere gebruikte ingangen te verbinden, wordt een toename van de uitgangsstroom van de logisch "één" niveau, in het geval van het element AND-NOT (of de uitgangsstroom van het logische "nul" niveau in het geval van een OR-NOT element).

Voor in serie geschakelde transistoren is er geen toename van de uitgangsstroom. Gezien deze omstandigheid kan een logisch element met meerdere ingangen worden gebruikt om een ​​krachtige belasting, zoals een relaiswikkeling of een gloeilamp, rechtstreeks te regelen.

Afhankelijk van het type logisch element garandeert het combineren van de ingangen een verhoging van de belastingscapaciteit voor de uitgaande of inkomende stromen, maar niet beide tegelijk. Om een ​​toename van twee uitgangsstromen te garanderen, is het noodzakelijk om meerdere logische elementen parallel aan te sluiten (Fig. 8). In dit geval wordt een toename van het laadvermogen bereikt door meerdere transistorketens parallel te schakelen (Fig. 7), waardoor de overeenkomstige uitgangsstroom toeneemt.

Rijst. 7. Logisch element met vier ingangen 4I-NOT, dat deel uitmaakt van de KR1561LA1-microschakeling

Er zijn twee manieren om databussen te bedraden. De eerste manier is een parallelle aansluiting van conventionele CMOS-bufferelementen (bijvoorbeeld K561LN2). En de tweede, meest geprefereerde methode is de verbinding van elementen met drie uitgangstoestanden.

Het artikel werd verzorgd door de redactie van het tijdschrift Electronics. Andere artikelen van het tijdschrift "Electronics" zijn te lezen

Complementaire MOS-logica (CMOS - CMOS - CMOS - Complementaire metaaloxide-halfgeleider) is tegenwoordig de belangrijkste in de productie van grote geïntegreerde schakelingen van microprocessorkits, microcontrollers, VLSI-personal computers, geheugen-IC's. Naast IC's met hoge integratie zijn er verschillende generaties CMOS-series met lage en gemiddelde integratie uitgebracht om een ​​elektronische framing van LSI's en eenvoudige elektronische circuits te creëren. Het is gebaseerd op de eerder beschouwde inverter (Fig. 2.9) op complementaire (wederzijds complementaire) MOS-transistoren met een geïnduceerd kanaal van verschillende p- en n-geleidbaarheidstypen, gemaakt op een gemeenschappelijk substraat (ingangsbeveiligingsketens worden niet getoond).

Afb. 3.8. CMOS-logica-elementen met twee ingangen a) AND-NOT, b) OR-NOT

Net als in het geval van een eenvoudige omvormer, is een kenmerk van de LE de aanwezigheid van twee rijen transistors ten opzichte van de uitgangsklem. De logische functie die door het hele circuit wordt uitgevoerd, wordt bepaald door de transistors van de onderste laag. Om NAND in positieve logica te implementeren, worden transistors met een n-kanaal in serie met elkaar geschakeld, met een p-kanaal - parallel, en voor de implementatie van NOR-NOT - vice versa (Figuur 3.8).

CMOS-microschakelingen zijn bijna ideale schakelaars: in statische modus verbruiken ze praktisch geen stroom, hebben ze een hoge ingangs- en lage ingangsweerstand, hoge ruisimmuniteit, hoge belastingscapaciteit, goede temperatuurstabiliteit, stabiel werken in een breed scala aan voedingsspanningen (van +3 tot +15 V). Het uitgangssignaal is bijna gelijk aan de voedingsspanning. Als En=+5V zijn de logische niveaus compatibel met standaard TTL/TTLSh-logica. De drempelspanning bij elke voedingsspanning is gelijk aan de helft van de voedingsspanning U por = 0,5 Ep, wat zorgt voor een hoge ruisimmuniteit.

Logische elementen met een groot aantal ingangen zijn op een vergelijkbare manier georganiseerd. In de nomenclatuur van CMOS-microschakelingen zijn er LE AND, OR, AND-NOT, OR-NOT, AND-OR-NOT, met maximaal 8 ingangen. U kunt het aantal ingangsvariabelen vergroten met behulp van extra logische elementen die tot hetzelfde IC behoren serie.

De binnenlandse industrie produceert verschillende universele CMOS-series: K164, K176, K561, K564, K1561, K1564.

K176 - standaard CMOS t z \u003d 200 ns, ik pot £ 100 μA

K564, K561, K1561 - verbeterde CMOS t z \u003d 15 ns (15 V), I pot \u003d 1-100 μA

K1564 - high-speed CMOS (functioneel analoog van de 54HC-serie) t z \u003d 9-15 ns, Upit \u003d 2-6 V, ik pot £ 10 μA

De belangrijkste technische kenmerken van de K564 (K561) serie IC's worden hieronder gegeven:

Voedingsspanning U p, V ………………………..3-15

Energieverbruik

In statische modus, µW/case …………0.1

Bij f \u003d 1 MHz, U p \u003d 10 V, C n \u003d 50 pF, mw ... ... ... .20

Toegestane vermogensdissipatie. MW/doos …..500

Ingangsspanning, V ……………….van -0,5V tot Up + 0,5V

Uitgangsspanning, V

Laag niveau ………………………… niet meer dan 0,05V,

Hoog niveau ……………… niet minder dan Up + 0.5V

Gemiddelde signaalvoortplantingsvertraging bij С n =15 nf

Voor Up = +5 V, ns …………………………………50

Voor Up = +10 V, ns ……………………………..20,

Werktemperatuur, 0 C

Serie 564 ……………………..van -60 tot +125

Serie K561 ……………………….van -40 tot +85

Ging de ontwikkeling van de TTL-serie vooral in de richting van het verminderen van het stroomverbruik, dan ontwikkelde de CMOS-serie zich in de richting van het verhogen van de prestaties. Uiteindelijk won de CMOS-technologie. Volgende generaties standaardlogica worden alleen volgens deze geproduceerd. De tweede generatie standaard logische microschakelingen wordt dus geproduceerd met behulp van CMOS-technologie, maar behoudt volledige functionele overeenstemming met de TTL-serie.

INVOERING

Laten we het hebben over de kenmerken van een ideale familie van logische circuits. Ze mogen geen vermogen dissiperen, geen voortplantingsvertraging hebben, regelbare stijg- en daaltijden hebben en een ruisimmuniteit hebben die gelijk is aan 50% van het uitgangssignaal van piek tot piek.

De huidige CMOS-families (complementaire MOSFET) naderen deze ideale specificaties.

Ten eerste dissiperen CMOS-chips weinig stroom. Typische statische vermogensdissipatie is in de orde van 10 nV per klep, die wordt gegenereerd door lekstromen. De actieve (of dynamische) vermogensdissipatie is afhankelijk van de voedingsspanning, frequentie, uitgangsbelasting en ingangsstijgtijd, maar is doorgaans minder dan 10 mW voor een enkele klep bij 1 MHz en een belasting van 50 pF.

Ten tweede is de vertragingstijd van de signaalvoortplanting in CMOS-poorten, hoewel niet gelijk aan nul, nogal klein. Afhankelijk van de voedingsspanning ligt de signaalvoortplantingsvertraging voor een typisch element in het bereik van 25 tot 50 ns.

Ten derde zijn de stijg- en daaltijden controleerbaar en lineair in plaats van stapfuncties. Typisch zijn de stijg- en daaltijden 20-40% langer dan de voortplantingsvertragingstijd.

Ten slotte benadert de typische ruisimmuniteitswaarde 50% en is ongeveer 45% van de uitgangssignaalamplitude.

Een andere belangrijke factor in het voordeel van CMOS-chips zijn hun lage kosten, vooral wanneer ze worden gebruikt in draagbare apparatuur die wordt aangedreven door batterijen met een laag vermogen.

Voedingen in CMOS-systemen kunnen een laag stroomverbruik hebben en daarom goedkoop. Door het lage stroomverbruik kan het stroomsubsysteem eenvoudiger en dus goedkoper zijn. Heatsinks en ventilatoren zijn niet nodig vanwege de lage vermogensdissipatie. Voortdurende verbetering van technologische processen, evenals een toename van de productievolumes en een uitbreiding van het assortiment gefabriceerde CMOS-microschakelingen, leidt tot een daling van hun kosten.

Er zijn veel series CMOS-logica-chips. De eerste hiervan was de K176-serie, daarna de K561 (CD4000AN) en KR1561 (CD4000BN), maar de functionele series waren het meest ontwikkeld in de KR1554 (74ACxx), KR1564 (74HCxx) en KR1594 (74ACTxx) series.

De functionele reeksen van moderne CMOS-microschakelingen van de KR1554-, KR1564- en KR1594-serie bevatten volledige equivalenten van de KR1533 (74ALS) en K555 (74LS)-serie TTLSh-microschakelingen, die volledig samenvallen, zowel wat betreft de uitgevoerde functies als de pinout (pinout ). Moderne CMOS-microschakelingen verbruiken in vergelijking met hun prototypes, de K176- en K561-serie, veel minder dynamisch vermogen en zijn vele malen sneller dan zij.

Om circuitoplossingen te vereenvoudigen, zijn CMOS-series ontwikkeld met ingangsdrempelspanning van TTL-niveaus (KR1594 en enkele andere) en CMOS-niveaus (KR1554, KR1564 en enkele andere). Het bedrijfstemperatuurbereik voor microschakelingen voor algemene doeleinden ligt tussen -40-+85C en -55-+125C voor speciale toepassingen. In tafel. Afbeelding 1 vergelijkt de invoer- en uitvoerkenmerken van CMOS- en TTLS-IC's.

Tabel 1. Vergelijking van elektrische parameters van CMOS- en TTLS-circuits

CMOS-KENMERKEN

Het doel van deze sectie is om de systeemontwerper de nodige informatie te geven over hoe digitale CMOS-circuits werken en zich gedragen wanneer ze worden blootgesteld aan verschillende besturingssignalen. Er is nogal wat geschreven over het ontwerp en de productietechnologie van CMOS-microschakelingen, dus hier zullen we alleen de circuitkenmerken van microschakelingen van deze familie beschouwen.

Het belangrijkste CMOS-circuit is de omvormer die wordt getoond in Fig. 1. Het bestaat uit twee FET's die in verrijkingsmodus werken: met een P-type kanaal (boven) en een N-type kanaal (onder). Om de voedingspinnen aan te duiden, wordt VDD of VCC gebruikt voor de positieve pin en VSS of GND voor de negatieve pin. De aanduidingen VDD en VCC zijn ontleend aan conventionele MOS-circuits en symboliseren de source- en drain-voedingen van transistors. Ze zijn niet rechtstreeks van toepassing op CMOS-circuits omdat de voedingspinnen de bronnen zijn van beide complementaire transistoren. De aanduidingen VSS of GND zijn ontleend aan TTL-circuits en deze terminologie is behouden voor CMOS-chips. De aanduidingen VCC en GND worden hieronder aangegeven.

De logische niveaus in een CMOS-systeem zijn VCC (logische "1") en GND (logische "0"). Omdat de stroom die in de "aan" MOSFET vloeit er weinig tot geen spanningsval over veroorzaakt, en omdat de ingangsimpedantie van de CMOS-poort erg hoog is (de ingangskarakteristiek van een MOSFET is meestal capacitief en lijkt op de stroom-spanningskarakteristiek van een 1012 ohm MOSFET) geshunt door een 5 pF condensator), dan zullen de logische niveaus in het CMOS-systeem bijna gelijk zijn aan de voedingsspanning.

Laten we nu eens kijken naar de karakteristieke curven van MOSFET's om een ​​idee te krijgen van hoe de stijg- en daaltijden, voortplantingsvertragingen en vermogensdissipatie zullen veranderen met de voedingsspanning en belastingscapaciteit.

Op afb. 2 toont karakteristieke curven van N-kanaal en P-kanaal FET's die in verrijkingsmodus werken.

Uit deze kenmerken volgt een aantal belangrijke conclusies. Beschouw de curve voor een N-kanaaltransistor met een Gate-Source-spanning van VGS = 15 V. Opgemerkt moet worden dat voor een constante stuurspanning VGS de transistor zich gedraagt ​​​​als een stroombron voor waarden van VDS (drain-source voltage ) groter is dan VGS-VT (VT-drempelspanning van de MOSFET). Voor VDS-waarden kleiner dan VGS-VT gedraagt ​​de transistor zich in principe als een weerstand.

Er moet ook worden opgemerkt dat voor lagere VGS-waarden de curven vergelijkbaar zijn, behalve dat de IDS-waarde veel kleiner is en in feite IDS toeneemt met het kwadraat van VGS. De P-kanaaltransistor heeft bijna dezelfde, maar complementaire (aanvullende) eigenschappen.

In het geval van het aansturen van een capacitieve belasting met behulp van CMOS-elementen, zal de initiële verandering in de spanning die op de belasting wordt toegepast lineair zijn, vanwege de "stroom" -karakteristiek in de eerste sectie, verkregen door de dominante resistieve karakteristiek af te ronden, wanneer de VDS waarde bijna nul is. Met betrekking tot de eenvoudigste CMOS-omvormer getoond in Fig. 1, als de VDS-spanning tot nul daalt, zal de uitgangsspanning VOUT neigen naar VCC of GND, afhankelijk van of de transistor open is: P-kanaal of N-kanaal.

Als u VCC, en dus VGS, verhoogt, moet de omvormer een grote spanningsamplitude over de condensator ontwikkelen. Voor dezelfde spanningstoename neemt de IDS-laadcapaciteit echter sterk toe als het kwadraat van VGS, en dus worden de vertragingstijden voor rijzen en voortplanting getoond in Fig. 3 nemen af.

Het kan dus worden gezien dat voor een bepaald ontwerp, en dus een vaste waarde van de belastingscapaciteit, het verhogen van de voedingsspanning de systeemsnelheid zal verhogen. Het verhogen van VCC zal de snelheid verhogen, maar ook de vermogensdissipatie. Dit is waar om twee redenen. Ten eerste neemt het product CV2f, en daarmee het vermogen, toe. Dit is het vermogen dat wordt gedissipeerd in een CMOS-circuit, of een soortgelijk circuit, om de hierboven gegeven reden, bij het aansturen van een capacitieve belasting.

Voor de gespecificeerde waarden van belastingscapaciteit en schakelfrequentie neemt de vermogensdissipatie evenredig toe met het kwadraat van de spanningsval over de belasting.

De tweede reden is dat het VI-product, of vermogensdissipatie in een CMOS-schakeling, toeneemt met de voedingsspanning VCC (voor VCC>2VT). Elke keer dat het circuit van de ene toestand naar de andere overschakelt, is er een tijdelijke doorstroom van VCC naar GND door de twee uitgangstransistoren die tegelijkertijd aan staan.

Aangezien de drempelspanningen van transistoren niet veranderen met toenemende VCC, neemt het ingangsspanningsbereik, waarbinnen de bovenste en onderste transistoren gelijktijdig in een geleidende toestand zijn, toe met toenemende VCC. Tegelijkertijd resulteert een hogere VCC in hogere VGS-stuurspanningen, die ook de JDS-stromen verhogen. Daarom, als de stijgtijd van het ingangssignaal nul is, zou er geen doorgaande stroom zijn door de uitgangstransistoren van VCC naar GND. Deze stromen treden op omdat de flanken van het ingangssignaal eindig snelle stijg- en daaltijden hebben, en daarom heeft de ingangsspanning een bepaalde eindig korte tijd nodig om door het bereik te gaan waarin twee uitgangstransistoren tegelijkertijd worden ingeschakeld. Het is duidelijk dat de stijg- en daaltijden van het ingangssignaal tot een minimum moeten worden beperkt om de vermogensdissipatie te verminderen.

Laten we eens kijken naar de overdrachtskenmerken (Figuur 5) zoals deze veranderen met VCC. Laten we het erover eens zijn dat beide transistors in onze eenvoudigste omvormer identieke maar complementaire kenmerken en drempelspanningen hebben. Neem aan dat de drempelspanningen, VT, 2V zijn. Als VCC lager is dan de 2V-drempelspanning, kan geen van de transistoren worden ingeschakeld en zal het circuit niet werken. Op afb. 5a toont de situatie waarin de voedingsspanning exact overeenkomt met de drempelspanning. In dit geval moet het circuit werken met 100% hysterese. Dit is echter niet precies hysterese, aangezien beide uitgangstransistoren uit zijn en de uitgangsspanning wordt gehandhaafd op de poortcapaciteiten die de keten van circuits volgen. Als VCC zich binnen één en twee drempelspanningen bevindt (Fig. 5b), neemt de hoeveelheid "hysterese" af naarmate VCC een waarde nadert die gelijk is aan 2VT (Fig. 5c). Bij een VCC-spanning die gelijk is aan twee drempelspanningen, is er geen "hysterese"; er is ook geen doorstroom door twee gelijktijdig geopende uitgangstransistoren op de schakelmomenten. Wanneer de VCC-waarde twee drempelspanningen overschrijdt, beginnen de overdrachtskarakteristieken af ​​te ronden (figuur 5d). Wanneer VIN door een gebied gaat waar beide transistors aan staan, d.w.z. in geleidende toestand veroorzaken de stromen die in de kanalen van de transistors vloeien spanningsdalingen die de kenmerken afronden.

Bij het bekijken van een CMOS-systeem voor ruis, zijn er ten minste twee dingen om rekening mee te houden: ruisimmuniteit en ruismarge.

Moderne CMOS-circuits hebben een typische ruisimmuniteitswaarde van 0,45 VCC. Dit betekent dat een onechte invoer gelijk aan of kleiner dan 0,45 VCC van VCC of GND zich niet door het systeem zal verspreiden als een vals logisch niveau. Dit betekent niet dat er helemaal geen signaal zal verschijnen aan de uitgang van de eerste schakeling. In feite zal als gevolg van het stoorsignaal aan de uitgang een uitgangssignaal verschijnen, maar dit wordt in amplitude afgezwakt. Terwijl dit signaal zich door het systeem voortplant, zal het verder worden verzwakt door volgende circuits totdat het helemaal verdwijnt. Typisch verandert een dergelijk signaal de uitgangstoestand van de poort niet. In een normale flip-flop zal een valse ingangsklokpuls van 0,45 VCC zijn status niet veranderen.

De CMOS-fabrikant garandeert ook een ruismarge van 1 volt over het gehele voedingsspannings- en temperatuurbereik en voor elke combinatie van ingangen. Dit is slechts een afwijking van de ruisimmuniteitskarakteristiek, waarvoor een speciale set ingangs- en uitgangsspanningen is gegarandeerd. Met andere woorden, uit deze eigenschap volgt dat om ervoor te zorgen dat het uitgangssignaal van de schakeling, uitgedrukt in Volt, binnen 0,1 VCC van de waarde van het corresponderende logische niveau (“nul” of “één”) ligt, het ingangssignaal mag de waarde 0, 1VCC plus 1 volt boven de grond of onder het vermogen niet overschrijden. Grafisch is deze situatie weergegeven in Fig. 4.

Deze kenmerken lijken sterk op de ruismarge van standaard TTL-circuits, die 0,4 V is (Fig. 6). Om het beeld van de afhankelijkheid van de uitgangsspanning VOUT van de ingang VIN compleet te maken, presenteren we de overdrachtskarakteristieken (Fig. 5).

TOEPASSINGSANALYSE IN HET SYSTEEM

Deze sectie bespreekt verschillende situaties die zich voordoen tijdens systeemontwikkeling: ongebruikte ingangen, parallelle aansluiting van elementen om de belastingscapaciteit te vergroten, databusbedrading, matching met logische elementen van andere families.

ONGEBRUIKTE INGANGEN

Simpel gezegd, ongebruikte ingangen mogen niet onaangesloten blijven. Vanwege de zeer hoge ingangsimpedantie (1012 ohm) kan de zwevende ingang afdrijven tussen logisch nul en één, waardoor onvoorspelbaar uitgangsgedrag van het circuit en gerelateerde problemen in het systeem ontstaan. Alle ongebruikte ingangen moeten worden aangesloten op de voedingsbus, "gemeenschappelijke" draad of een andere in gebruik zijnde ingang. De keuze is helemaal niet willekeurig, aangezien er rekening moet worden gehouden met het mogelijke effect op de uitgangsbelasting van de schakeling. Beschouw bijvoorbeeld een 4I-NOT-element met vier ingangen dat wordt gebruikt als een logische 2I-NOT-poort met twee ingangen. De interne structuur wordt getoond in Fig. 7. Laat ingangen A en B ongebruikte ingangen zijn.

Als ongebruikte ingangen moeten worden aangesloten op een vast logisch niveau, moeten ingangen A en B worden aangesloten op de voedingsrail om de resterende ingangen mogelijk te maken. Hierdoor worden de onderste transistoren A en B ingeschakeld en de corresponderende bovenste transistoren A en B uitgeschakeld. In dit geval kunnen er niet meer dan twee bovenste transistors tegelijk worden ingeschakeld. Als de ingangen A en B zijn aangesloten op ingang C, zal de ingangscapaciteit verdrievoudigen, maar elke keer dat ingang C zich op een logisch nulniveau bevindt, worden de bovenste transistoren A, B en C ingeschakeld, waardoor de maximale logische één verdrievoudigt uitgangsstroom. . Als ingang D ook een logisch nulniveau krijgt, staan ​​alle vier de bovenste transistoren aan. Als u dus de ongebruikte ingangen van het NAND-element aansluit op de voedingsbus (OF-NIET op de "gemeenschappelijke" draad) worden ze ingeschakeld, maar het aansluiten van de ongebruikte ingangen met andere gebruikte ingangen garandeert een toename van de uitgangsstroom van de logische " één” niveau, in het geval van het element AND-NOT (of de uitgangsstroom van het logische “nul” niveau, in het geval van een OR-NOT element).

Voor in serie geschakelde transistoren is er geen toename van de uitgangsstroom. Gezien deze omstandigheid kan een logisch element met meerdere ingangen worden gebruikt om een ​​krachtige belasting, zoals een relaiswikkeling of een gloeilamp, rechtstreeks te regelen.

PARALLEL VERBINDING VAN LOGISCHE ELEMENTEN

Afhankelijk van het type logisch element garandeert het combineren van de ingangen een toename van het draagvermogen voor de uitgaande of inkomende stromen, maar niet beide tegelijkertijd. Om een ​​toename van twee uitgangsstromen te garanderen, is het noodzakelijk om meerdere logische elementen parallel aan te sluiten (Fig. 8). In een dergelijk geval wordt een toename van het laadvermogen bereikt door meerdere transistorstrings parallel aan te sluiten (Fig. 7), waardoor de bijbehorende uitgangsstroom wordt verhoogd.

DATA BUS BEDRADING:

Er zijn twee belangrijke manieren om dit te doen. De eerste manier is een parallelle aansluiting van conventionele CMOS-bufferelementen (bijvoorbeeld ). En de tweede, meest geprefereerde manier is om elementen met drie uitgangstoestanden te verbinden.

STROOMVOORZIENING FILTEREN

Omdat CMOS-circuits kunnen werken over een breed scala aan voedingsspanningen (3-15V), is minimale filtering vereist. De minimale voedingsspanningswaarde wordt bepaald door de maximale werkfrequentie van het snelste element in het systeem (meestal draait een heel klein deel van het systeem op maximale frequentie). Er moeten filters worden gekozen om de voedingsspanning ongeveer halverwege te houden tussen de gespecificeerde minimumwaarde en de maximumspanning waarbij de microschakelingen nog steeds werken. Als de vermogensdissipatie echter tot een minimum moet worden beperkt, moet de voedingsspanning zo laag mogelijk worden gekozen, terwijl toch aan de snelheidseisen moet worden voldaan.

HET MINIMALISEREN VAN DE VERMOGENSVERSPREIDING VAN HET SYSTEEM

Om het stroomverbruik van het systeem te minimaliseren, moet het op minimale snelheid werken en de taak uitvoeren met de minimale voedingsspanning. De momentane waarden van dynamisch (AC) en statisch (DC) stroomverbruik nemen toe, zowel met toenemende frequentie als spanning van de voeding. Dynamisch stroomverbruik (AC) is een functie van het product CV2f. Dit is het vermogen dat wordt gedissipeerd in het bufferelement dat de capacitieve belasting aandrijft.

Vanzelfsprekend neemt het dynamische stroomverbruik toe in directe verhouding tot de frequentie en in verhouding tot het kwadraat van de voedingsspanning. Het neemt ook toe met het laadvermogen, dat voornamelijk wordt bepaald door het systeem en niet variabel is. Statisch (DC) stroomverbruik wordt gedissipeerd op schakeltijden en is het product van VI. In elk CMOS-element ontstaat er een onmiddellijke stroom van de voedingsbus naar de "gemeenschappelijke" draad (bij VCC> 2VT) fig. negen.

De maximale stroomamplitude is een snel toenemende functie van de ingangsspanning, die op zijn beurt een functie is van de voedingsspanning (figuur 5d).
De werkelijke waarde van het product VI van het door het systeem gedissipeerde vermogen wordt bepaald door drie indicatoren: de spanning van de voeding, de frequentie en tijden van de opkomst en ondergang van het ingangssignaal. Een zeer belangrijke factor is de stijgtijd van het ingangssignaal. Als de stijgtijd lang is, neemt de vermogensdissipatie toe naarmate het stroompad wordt ingesteld zolang het ingangssignaal het gebied tussen de drempelspanningen van de bovenste en onderste transistoren passeert. Theoretisch, als de stijgtijd als nul wordt beschouwd, zou er geen stroompad zijn en zou het VI-vermogen nul zijn. Echter, aangezien de stijgtijd natuurlijk klein is, is er altijd een doorstroom die snel toeneemt met toenemende voedingsspanning.

Er is nog een omstandigheid met betrekking tot de stijgtijd van het ingangssignaal en het stroomverbruik. Als de schakeling wordt gebruikt om een ​​groot aantal belastingen aan te drijven, zal de uitgangsstijgtijd toenemen. Dit verhoogt de VI-vermogensdissipatie in elk apparaat dat door een dergelijk circuit wordt bestuurd (maar niet in het besturingscircuit zelf). Als het stroomverbruik een kritische waarde bereikt, is het noodzakelijk om de helling van het uitgangssignaal te vergroten door parallelle aansluiting van bufferelementen of belastingverdeling om het totale stroomverbruik te verminderen.

Laten we nu de effecten van voedingsspanning, ingangsspanning, ingangsstijg- en daaltijden en belastingscapaciteit op vermogensdissipatie samenvatten. De volgende conclusies kunnen worden getrokken:

1. Voedingsspanning. Het product CV2f van het gedissipeerde vermogen neemt toe met het kwadraat van de voedingsspanning. Het product VI van het gedissipeerde vermogen neemt ongeveer evenredig met het kwadraat van de voedingsspanning toe.
2. Ingangsspanningsniveau. Het product VI van de vermogensdissipatie neemt toe als de ingangsspanning tussen "nulpotentiaal (GND) plus drempelspanning" en "voedingsspanning (VCC) minus drempelspanning" ligt. De meeste vermogensdissipatie vindt plaats wanneer het VIN de 0,5 VCC nadert. Het product CV2f wordt niet beïnvloed door het ingangsspanningsniveau.
3. De stijgtijd van het ingangssignaal. Het vermogensdissipatieproduct VI neemt toe met stijgende stijgtijd omdat de doorstroom door de gelijktijdig geopende uitgangstransistoren voor een langere tijd wordt ingesteld. De stijgtijd van het ingangssignaal heeft ook geen effect op het product CV2f.
4. Laad capaciteit. Het product CV2f van het in het circuit gedissipeerde vermogen neemt evenredig met de belastingscapaciteit toe. Het product VI van het gedissipeerde vermogen is niet afhankelijk van de belastingscapaciteit. Een toename van de belastingscapaciteit zal echter leiden tot een toename van de stijgtijden van de fronten van het uitgangssignaal, wat op zijn beurt zal leiden tot een toename van het product VI van het gedissipeerde vermogen in de logische elementen die door dit signaal worden bestuurd .

CONSOLIDATIE MET LOGISCHE ELEMENTEN VAN ANDERE FAMILIES

Er zijn twee hoofdregels voor het matchen van elementen van alle andere families met CMOS-chips. Ten eerste moet het CMOS-circuit de nodige vereisten bieden voor de ingangsstromen en -spanningen van elementen van andere families. En ten tweede, en belangrijker, de amplitude van het uitgangssignaal van logische elementen van andere families moet zo goed mogelijk overeenkomen met de spanning van de CMOS-voeding.

P-KANAAL MOS

Er zijn een aantal vereisten waaraan moet worden voldaan bij het matchen van P-MOS- en CMOS-circuits. Ten eerste is het een set voedingen met verschillende spanningen. De meeste P-MOS-circuits zijn ontworpen om te werken van 17 V tot 24 V, terwijl CMOS-circuits zijn geclassificeerd voor een maximale spanning van 15 V. signaal dan de voedingsspanning. De uitgangsspanning van P-MOS-circuits varieert van praktisch de meer positieve voedingsspanningspotentiaal (VSS) tot enkele volts boven de meer negatieve potentiaal (VDD). Daarom, zelfs als het P-MOS-circuit wordt bediend vanaf een voeding van 15 V, zal de amplitude van het uitgangssignaal nog steeds minder zijn dan nodig is om overeen te komen met het CMOS-circuit. Er zijn verschillende manieren om dit probleem op te lossen, afhankelijk van uw systeemconfiguratie. Laten we eens kijken naar twee manieren om een ​​systeem volledig op MOS-circuits te bouwen en één manier, wanneer TTLS-circuits in het systeem worden gebruikt.

Het eerste voorbeeld gebruikt alleen P-MOS- en CMOS-circuits met een voedingsspanning van minder dan 15 V (zie afbeelding 10). In deze configuratie stuurt het CMOS-circuit de P-MOS rechtstreeks aan. Het P-MOS-circuit kan de CMOS echter niet rechtstreeks aansturen omdat de uitgangsspanning van logisch nulpunt ruim boven het nulpotentiaal van het systeem ligt. Om het uitgangspotentiaal van het circuit naar nul te "trekken", wordt een extra weerstand RPD geïntroduceerd. De waarde is klein genoeg gekozen om de gewenste tijdconstante RC te leveren wanneer de uitgang van "één" naar "nul" wordt geschakeld en tegelijkertijd groot genoeg om de vereiste waarde van het logische "één" niveau te bieden. Deze methode is ook geschikt voor P-MOS-uitgangen met open afvoer.

Een andere manier in een volledig MOS-systeem is om een ​​conventionele zener-spanningsreferentie te gebruiken om een ​​negatiever potentieel te vormen om het CMOS-circuit van stroom te voorzien (Figuur 11).

Deze configuratie maakt gebruik van een P-MOS-voeding van 17-24 V. De spanningsreferentie is geselecteerd om de CMOS-voedingsspanning te verlagen tot de minimale P-MOS-uitgangsspanningszwaai. Het CMOS-circuit kan de P-MOS nog steeds rechtstreeks aansturen, maar nu kan het P-MOS-circuit de CMOS aansturen zonder een pull-up-weerstand. Andere beperkingen zijn: de voedingsspanning van de CMOS-circuits, die lager moet zijn dan 15 V, en de noodzaak om een ​​referentiebron te voorzien van voldoende stroom om alle CMOS-circuits in het systeem van stroom te voorzien. Deze oplossing is heel geschikt als de P-MOS-voeding groter moet zijn dan 15 V, en het stroomverbruik van de CMOS-circuits klein genoeg is om met een eenvoudige parametrische regelaar te kunnen voorzien.

Als in het systeem TTLS-circuits worden gebruikt, moeten er minimaal twee voedingen zijn. In een dergelijk geval kan het CMOS-circuit werken vanuit een enkele voeding en het P-MOS-circuit rechtstreeks aansturen (Fig. 12).

N-KANAAL MOS

Het matchen van CMOS met N-MOS-circuits is eenvoudiger, hoewel er enkele problemen bestaan. Ten eerste hebben NMOS-circuits een lagere voedingsspanning nodig, meestal in het bereik van 5-12 V. Hierdoor kunnen ze rechtstreeks worden afgestemd op CMOS-circuits. Ten tweede ligt de amplitude van het uitgangssignaal van CMOS-circuits in het bereik van bijna nul tot de voedingsspanning van minus 1-2 V.

Bij hogere voedingsspanningen kunnen N-MOS- en CMOS-circuits direct werken, aangezien het N-MOS logic-one uitgangsniveau slechts 10-20% zal verschillen van de voedingsspanning. Bij lagere waarden van de voedingsspanning zal de spanning van het niveau van de logische eenheid echter al 20-40% lager zijn, dus het is noodzakelijk om de "pull-up" -weerstand in te schakelen (Fig. 13).

TTL-, TTLSH-SCHEMA'S

Bij het matchen van deze families met CMOS-circuits rijzen er twee vragen. Ten eerste, is de logica-één-spanning van bipolaire families voldoende om CMOS-circuits rechtstreeks aan te sturen? TTL- en TTLS-circuits zijn goed in staat om CMOS-circuits uit de 74HCXX-serie rechtstreeks aan te sturen zonder extra pull-up-weerstanden. Ze zijn echter niet in staat om CMOS-circuits van de CD4000-serie (K561, KR1561) aan te sturen, omdat de kenmerken van deze laatste geen garantie bieden voor de werking bij directe aansluiting zonder pull-up-weerstanden.

TTLS-circuits zijn in staat om CMOS-circuits rechtstreeks aan te sturen over het gehele bedrijfstemperatuurbereik. Standaard TTL-circuits zijn in staat om CMOS-circuits rechtstreeks aan te sturen over het grootste deel van het temperatuurbereik. Dichter bij de ondergrens van het temperatuurbereik neemt de spanning van het logische eenheidsniveau van TTL-circuits af en wordt de introductie van een "pull-up" -weerstand aanbevolen (Fig. 14).

Afhankelijk van de afhankelijkheid van de toegestane spanningsniveaus van de ingangsniveaus van de spanning van de voeding voor CMOS-circuits (zie Fig. 4), als de ingangsspanning VCC-1,5 V overschrijdt (bij VCC = 5 V), dan is de uitgang spanning zal niet hoger zijn dan 0,5 V. Het volgende CMOS-element zal deze 0,5V-spanning versterken tot de juiste VCC- of GND-spanning. Logische "1"-niveauspanning voor standaard TTL-circuits is minimaal 2,4 V bij 400 µA uitgangsstroom. Dit is het slechtste geval, aangezien de uitgangsspanning van een TTL-schakeling deze waarde alleen benadert bij minimale temperatuur, maximaal ingangsniveau "0" (0,8V), maximale lekstromen en minimale voedingsspanning (VCC=4,5V).

Onder normale omstandigheden (25°C, VIN=0,4V, nominale CMOS-lekstromen en voedingsspanning VCC=5V), komt een logisch niveau "1" waarschijnlijker overeen met VCC-2VD of VCC-1.2V. alleen verandert, zal de uitgangsspanning veranderen volgens de relatie "twee keer -2 mV per graad temperatuur" of "-4 mV per graad". VCC-1.2V is voldoende om direct een CMOS-circuit aan te sturen zonder dat een pull-up-weerstand nodig is.

Als, onder bepaalde omstandigheden, de uitgangsspanning van een TTL-circuit op logisch niveau onder VCC-1,5V kan dalen, moet een weerstand worden gebruikt om het CMOS-circuit aan te sturen.
De tweede vraag is, kan een CMOS-circuit voldoende uitgangsstroom leveren om een ​​logisch-0-ingangsspanning voor een TTL-circuit te leveren? Voor een logische "1" is er geen probleem.

Voor een TTLS-circuit is de ingangsstroom klein genoeg om twee van dergelijke ingangen rechtstreeks aan te sturen. Voor een standaard TTL-circuit is de ingangsstroom tien keer de stroom van het TTLS-circuit en daarom zal de uitgangsspanning van het CMOS-circuit in dit geval de maximaal toegestane spanning van het logische "0"-niveau (0,8 V) overschrijden ). Door echter zorgvuldig de specificatie van de CMOS-uitgangsaandrijving te onderzoeken, kan men zien dat een NAND-element met twee ingangen een enkele TTL-ingang kan aansturen, zij het in een mum van tijd. De logische nuluitgangsspanning voor de MM74C00- en MM74C02-instrumenten over het gehele temperatuurbereik is bijvoorbeeld 0,4 V bij 360 A, met een ingangsspanning van 4,0 V en een voedingsspanning van 4,75 V. Beide circuits worden getoond in figuur 1. 15.

Beide circuits hebben hetzelfde laadvermogen, maar hun constructie is verschillend. Dit betekent dat elk van de twee onderste MM74C02-transistoren dezelfde stroom kan leveren als twee MM74C00-transistors in serie. Twee MM74C02-transistoren kunnen samen tweemaal de stroom leveren voor een gegeven uitgangsspanning. Als we de uitgangsspanning van de logische "nul" laten toenemen tot een waarde van 0,8 V, dan kan het MM74C02-apparaat vier keer de uitgangsstroom leveren dan 360 A, d.w.z. 1,44 mA, wat dicht bij 1,6 mA ligt. In feite is 1,6 mA de maximale ingangsstroom voor een TTL-ingang, en de meeste TTL-circuits werken op 1 mA of minder. Ook is 360 µA de minimale uitgangsstroom voor CMOS-circuits. De werkelijke waarde ligt in het bereik van 360-540 µA (wat overeenkomt met de ingangsstroom van 2-3 TTLSH-ingangen). Voor een ingangsspanning van 4 V wordt een stroomsterkte gespecificeerd van 360 µA. Voor een ingangsspanning van 5 V zal de uitgangsstroom in de orde van grootte van 560 µA zijn over het gehele temperatuurbereik, waardoor de TTL-ingang nog eenvoudiger te regelen is. Bij kamertemperatuur en een ingangsspanning van 5V kan de uitgang van het CMOS-circuit 800 µA stroom leveren. Daarom levert een NOR-element met twee ingangen een uitgangsstroom van 1,6 mA bij 0,4 V als beide ingangen van het NOR-element worden gevoed met 5 V.

Hieruit kunnen we concluderen dat één NOR-element met twee ingangen, dat deel uitmaakt van het MM74C02-apparaat, kan worden gebruikt om een ​​standaard TTL-ingang aan te sturen in plaats van een speciale buffer. Dit zal echter leiden tot enige afname van de ruisimmuniteit in het temperatuurbereik.

Informatiebronnen