Logisch element of niet-CMOP-technologie. Kenmerken van kmop-microschakelingen en hun coördinatie met logische elementen van andere series

Logische CMOS (CMOS)-omvormers

Microschakelingen op basis van complementaire MOS-transistors (CMOS-microcircuits) worden gebouwd op basis van MOS-transistors met n- en p-kanalen. Dezelfde ingangspotentiaal opent een n-kanaaltransistor en sluit een p-kanaaltransistor. Wanneer een logische transistor wordt gevormd, is de bovenste transistor open en de onderste gesloten. Als gevolg hiervan vloeit er geen stroom door het CMOS-circuit. Wanneer een logische nul wordt gevormd, is de onderste transistor open en de bovenste gesloten. En in dit geval vloeit er geen stroom van de stroombron door de microschakeling. Het eenvoudigste logische element is een omvormer.

Figuur 1. Schematisch diagram van een omvormer gemaakt op complementaire MOS-transistors (CMOS-omvormer) Als gevolg van dit kenmerk van CMOS-microschakelingen hebben ze een voordeel ten opzichte van de eerder besproken typen: ze verbruiken stroom afhankelijk van de ingang klok frequentie

Figuur 2. Afhankelijkheid van het stroomverbruik van een CMOS-chip van de frequentie

Logische CMOS (CMDP)-poorten "AND" Logisch elementdiagram "NAND" op CMOS-chips valt praktisch samen met het vereenvoudigde “AND”-circuit op schakelaars elektronisch geregeld

Figuur 3. Schematisch diagram van een 2I-NOT logisch element gemaakt op complementaire MOS-transistors (CMOS) In dit schema zou het echter mogelijk zijn om bij het vormen een gewoon exemplaar in de bovenarm te gebruiken laag niveau signaalcircuit zou constant stroom verbruiken. In plaats daarvan worden p-MOS-transistors als belasting gebruikt. Deze transistors vormen zich actieve belasting

. Als het nodig is om aan de uitgang een hoog potentieel te genereren, gaan de transistors open, en als het laag is, sluiten ze. In het diagram weergegeven in figuur 2"EN", de stroom van de voeding naar de uitgang van de CMOS-microschakeling zal door een van de transistors stromen als ten minste één van de ingangen (of beide tegelijk) een laag potentiaal heeft (logisch nulniveau). Als er een logisch één-niveau aanwezig is aan beide ingangen van het logische CMOS "AND"-element, dan zullen beide p-MOS-transistors gesloten zijn en zal er een laag potentiaal ontstaan ​​aan de uitgang van de CMOS-microschakeling. In dit circuit, evenals in het circuit getoond in figuur 1, zullen de transistors aan de onderkant gesloten zijn als de transistors aan de bovenzijde open zijn, daarom zal de CMOS-chip in een statische toestand geen stroom verbruiken uit de voeding.

Een schematische weergave van een CMOS 2NAND-poort wordt getoond in Figuur 4, en de waarheidstabel wordt gegeven in Tabel 1. In Tabel 1 worden de ingangen aangeduid met x 1 en x 2, en de uitgang is F.

Tabel 1. Waarheidstabel van een CMOS-chip die "2NAND" uitvoert

Het CMOS 2OR-NOT-poortcircuit maakt gebruik van p-MOS-transistoren die in serie zijn geschakeld als belasting. Daarin zal de stroom van de stroombron alleen naar de uitgang van de CMOS-microschakeling vloeien als alle transistors aan de bovenzijde open zijn, d.w.z. als op alle ingangen tegelijk een laag potentiaal () aanwezig is. Als ten minste één van de ingangen een logisch niveau heeft, zal de bovenste arm van de push-pull-trap, gemonteerd op CMOS-transistors, gesloten zijn en zal er geen stroom van de stroombron naar de uitgang van de CMOS-microschakeling vloeien.

De waarheidstabel van het logische element "2OR-NOT", geïmplementeerd door een CMOS-microschakeling, wordt getoond in Tabel 2, en de grafische aanduiding van deze elementen wordt getoond in Figuur 6.

Tabel 2. Waarheidstabel van de prestaties van de MOS-chip logische functie"2OF-NIET"

Momenteel zijn het CMOS-chips die zijn ontvangen grootste ontwikkeling. Bovendien bestaat er een constante neiging om de voedingsspanning van deze microschakelingen te verlagen. De eerste serie CMOS-microschakelingen, zoals de K1561 (een buitenlandse analoog van C4000V) hadden een vrij breed scala aan voedingsspanningsveranderingen (3..18V). In dit geval, wanneer de voedingsspanning van een bepaalde microschakeling afneemt, neemt de maximale werkfrequentie af. Naarmate de productietechnologie verbeterde, verschenen er verbeterde CMOS-chips met betere frequentie-eigenschappen en een lagere voedingsspanning, bijvoorbeeld SN74HC.

Kenmerken van het gebruik van CMOS-chips

Het eerste en belangrijkste kenmerk van CMOS-chips is de hoge ingangsimpedantie van deze chips. Als gevolg hiervan kan elke spanning aan de ingang worden geïnduceerd, inclusief een spanning die gelijk is aan de helft van de voedingsspanning, en daar een behoorlijk lange tijd worden opgeslagen. Wanneer de helft van het vermogen wordt toegevoerd aan de ingang van een CMOS-element, openen de transistors in zowel de bovenste als de onderste arm van de uitgangstrap, met als gevolg dat de microschakeling een onaanvaardbaar grote stroom begint te verbruiken en kan uitvallen. Conclusie: De ingangen van digitale CMOS-chips mogen nooit onaangesloten blijven!

Het tweede kenmerk van CMOS-chips is dat ze kunnen werken als de stroom is uitgeschakeld. Ze werken echter meestal verkeerd. Deze functie houdt verband met het ontwerp van de ingangstrap. Vol schakelschema De CMOS-omvormer wordt getoond in Figuur 7.

Diodes VD1 en VD2 werden geïntroduceerd om de ingangstrap tegen defecten te beschermen statische elektriciteit. Tegelijkertijd, wanneer een hoge potentiaal wordt aangelegd aan de ingang van een CMOS-microschakeling, zal deze via de diode VD1 naar de voedingsbus van de microschakeling gaan, en aangezien deze een voldoende kleine stroom verbruikt, zal de CMOS-microschakeling beginnen te werken . In sommige gevallen is deze stroom echter mogelijk niet voldoende om de microcircuits van stroom te voorzien. Als gevolg hiervan werkt de CMOS-chip mogelijk niet correct. Conclusie: bij storing CMOS-chips, controleer zorgvuldig de voeding van de chip, vooral de behuizingsterminals. Als de negatieve voedingsaansluiting slecht is gesoldeerd, zal het potentieel ervan verschillen van het potentieel van de gemeenschappelijke draad van het circuit.

Het vierde kenmerk van CMOS-chips is lekkage puls stroom langs het stroomcircuit wanneer het overschakelt van nul naar enkele toestand en omgekeerd. Als gevolg hiervan neemt het ruisniveau sterk toe bij het overschakelen van TTL-microschakelingen naar analoge CMOS-microschakelingen. In sommige gevallen is dit belangrijk en is het noodzakelijk om het gebruik van CMOS-microschakelingen achterwege te laten ten gunste van BICMOS-microschakelingen.

Logische niveaus van CMOS-chips

De logische niveaus van CMOS-chips verschillen aanzienlijk van die van . Bij afwezigheid van belastingsstroom valt de spanning aan de uitgang van de CMOS-chip samen met de voedingsspanning (logisch niveau van één) of met de potentiaal van de gemeenschappelijke draad (logisch niveau van nul). Naarmate de belastingsstroom toeneemt, kan de spanning van de logische eenheid afnemen tot 2,8 V (U p = 15 V) ten opzichte van de voedingsspanning. Acceptabel niveau uitgangsspanning digitale CMOS microcircuits (K561-microcircuitserie) met een voeding van vijf volt worden weergegeven in Figuur 8.

Zoals eerder vermeld, de ingangsspanning digitale chip Vergeleken met de output is dit meestal binnen grote grenzen toegestaan. Voor CMOS-chips hebben we een marge van 30% afgesproken. De grenzen van de logische nul- en één-niveaus voor CMOS-microschakelingen met een voeding van vijf volt worden weergegeven in figuur 9.

Wanneer de voedingsspanning wordt verlaagd, kunnen de grenzen van logische nul en logische één op dezelfde manier worden bepaald (deel de voedingsspanning door 3).

CMOS IC-families

De eerste CMOS-chips hadden geen beveiligingsdiodes aan de ingang, dus de installatie ervan leverde aanzienlijke problemen op. Dit is een familie van chips uit de K172-serie. De volgende verbeterde familie CMOS-chips, de K176-serie, ontving deze beveiligingsdiodes. Het is tegenwoordig heel gebruikelijk. De K1561-serie voltooit de ontwikkeling van de eerste generatie CMOS-chips. In deze familie werden een snelheid van 90 ns en een voedingsspanningsbereik van 3 ... 15 V bereikt. Omdat buitenlandse apparatuur momenteel wijdverspreid is, zal ik een buitenlandse analoog van deze CMOS-microschakelingen geven: C4000B.

Een verdere ontwikkeling van CMOS-chips was de SN74HC-serie. Deze microschakelingen hebben geen binnenlandse analoog. Ze hebben een snelheid van 27 ns en kunnen werken in het spanningsbereik 2 ... 6 V. Ze komen qua pinout en functioneel bereik overeen, maar zijn er niet compatibel mee qua logische niveaus daarom tegelijkertijd CMOS-microschakelingen uit de SN74HCT-serie (binnenlands analoog - K1564), compatibel met TTL-chips en op logische niveaus.

Op dit moment was er een overgang naar drie volt voeding. Hiervoor zijn CMOS-microcircuits SN74ALVC met een signaalvertragingstijd van 5,5 ns en een vermogensbereik van 1,65 ... 3,6 V ontwikkeld. Dezelfde microcircuits kunnen werken met een voeding van 2,5 V. De signaalvertragingstijd neemt toe tot 9 ns.

De meest veelbelovende familie CMOS-chips wordt momenteel beschouwd als de SN74AUC-familie met een signaalvertragingstijd van 1,9 ns en een voedingsbereik van 0,8 ... 2,7 V.

De afkorting CMOS staat voor Complementaire MOSFET. Soms wordt ook de afkorting COSMOS gebruikt, wat staat voor "complementaire symmetrische MOS-structuur". Logische elementen van deze onderfamilie zijn beide op “-channel” gebouwd MOSFET's en op /^-kanaals MOS-veldeffecttransistors. De patronen van deze onderfamilie worden gekenmerkt door uitgesproken symmetrie. Bij het ontwikkelen van schakelingen worden uitsluitend zelfdraaiende MOSFET's gebruikt (zie Boit, Electronics, Deel 2, Paragraaf 8.2, MOSFET's).
De symmetrie van de circuits is vooral goed zichtbaar in het circuit van het NOT-element (Fig. 6.91). Als op ingang A het I-niveau actief is, bijvoorbeeld +5 V, dan is transistor T2 ontgrendeld. Aan de bron en het substraat is er 0 V. De poort-bronspanning UGS is +5 V. +5 V wordt aangelegd aan de bron en het substraat van de Tx-transistor.

Als ook +5 V aan de stuurelektrode wordt aangelegd, dan is de poort-bronspanning UGS = 0 V. De Tx-transistor is vergrendeld. Als Tx vergrendeld is en T2 open is, heeft de uitgang van element Z niveau L (Fig. 6.92).
Als het i-niveau O V actief is op ingang A, dan wordt transistor T2 uitgeschakeld en is de poort-bronspanning UGS OV. De poort-bronspanning van transistor Tu UGS = -5 V, aangezien de bron spanning is +5 V en de poortspanning is O V. De transistor is ontgrendeld. Als Tx open is en T2 vergrendeld is, bevindt de uitgang van element Z zich op niveau H.
In een CMOS NON-element is de ene transistor altijd aan en de andere uit.
Als de uitgang van het element NIET op niveau 0 staat, verbruikt het element praktisch geen stroom, aangezien Tx vergrendeld is. Als niveau H NIET actief is aan de uitgang van het element, verbruikt het element ook vrijwel geen stroom, aangezien T2 nu vergrendeld is. Voor het aansturen van in serie geschakelde elementen is bovendien geen stroom nodig, aangezien veldeffecttransistoren vrijwel geen stroom verbruiken. Alleen tijdens het schakelen wordt er een kleine stroom uit de voeding verbruikt, aangezien beide transistoren gelijktijdig maar kortstondig geopend zijn. Eén van de transistors gaat van open naar uit en is nog niet helemaal uit, en de andere gaat van uit naar open en is nog niet helemaal open. De transistorcondensatoren moeten ook worden opgeladen.
Alle CMOS-elementen zijn zo ontworpen dat in de stroomtak de ene transistor gesloten is en de andere open. Het stroomverbruik van CMOS-elementen is extreem laag. Het hangt vooral af van het aantal schakelingen per seconde of schakelfrequentie.
CMOS-elementen hebben een laag stroomverbruik.
In afb. Figuur 6.93 toont het volgende typische CMOS-circuit. Als niveau L aan beide ingangen actief is, zijn transistoren 7' en T2 geopend, transistoren Tg en T4 vergrendeld. Tu en T2 met OV aan A en B hebben UGS = - 5 V, en T3 en T4 hebben UGS = OV. Niveau H wordt toegepast op de Z-uitgang.
Als er aan ingang A niveau H (+5 V) is, en aan ingang 5 niveau L (O V), dan sluit Tu en gaat T2 open. Het pad van de voeding naar de Z-uitgang wordt geblokkeerd door een uit-transistor.

Tegelijkertijd wordt transistor T3 ontgrendeld en werkt ongeveer 0 V op uitgang Z, dat wil zeggen niveau L. G4 is vergrendeld. Z heeft altijd een Z-niveau als ten minste niveau H is actief op één ingang. Komt overeen met het circuit (Fig. 6.93) werkblad getoond in afb. 6,94. Het circuit voert een OF-NIET-bewerking uit met positieve logica.
Welke logische werking produceert de schakeling in figuur. 6,95? Allereerst moet er een werkblad voor het diagram worden samengesteld. Als op beide ingangen Z-niveaus (O V) actief zijn, dan openen transistoren T( en T2 (UGS = - 5 V). Transistors T3 en G4 sluiten (UGS = O V). De uitgang is L-niveau.
Als op beide ingangen # niveaus (+5 V) actief zijn, openen transistoren Tb en T4 en sluiten transistoren Tx en T2. De Z-uitvoer wordt ingesteld op Z-niveau.
Als het I-niveau wordt toegepast op de ene ingang en het Z-niveau op de andere, dan wordt een van de bovenste transistors in Fig. 6,95 (7^ of T2) wordt geopend. Eén van de onderste (T3 of G4) is vergrendeld. Door open transistoren er wordt een if-niveau op de uitvoer toegepast. In afb. Figuur 6.96 toont de bijbehorende waarheidstabel. Het circuit voert de EN-NIET-functie uit in positieve logica.

CMOS-elementen worden voornamelijk geproduceerd als NAND- en NOR-elementen.
Een speciaal element van de CMOS-subfamilie is het overdrachtselement. Het bestaat uit een parallel geschakelde i-kanaals MOS-transistor en een ^-kanaals MOS-transistor (Fig. 6.97).
Het transmissie-element fungeert als schakelaar.
Als niveau H wordt toegepast op Gx (bijvoorbeeld +5 V) en niveau L (O V) wordt toegepast op G2, dan worden beide transistoren uitgeschakeld. In een kanaal-MOS-transistor wordt tussen de stuurelektrode en het substraat een spanning van 0 V aangelegd. De vorming van een geleidend kanaal tussen de source en de drain wordt onmogelijk. Ook bij een i-kanaal MOS-transistor wordt tussen de stuurelektrode en het substraat een spanning van 0 V aangelegd. De weerstand tussen de punten A en Z bereikt enkele honderden MOhms.
Indien aan<7, действует уровень L (О В), а на G2 — уровень Н (+5 В), то напряжение затвора /^-канального МОП-транзистора относительно подложки будет —5 В. Напряжение затвора и-канального МОП-транзистора относительно подложки +5 В. При этих напряжениях образуются проводящие каналы между истоком и стоком. Канал между А и Z будет низкоомным (примерно от 200 Ом до 400 Ом). Рабочая таблица представлена на рис. 6.98.
De niveaus aan de ingangen Gl en G2 worden altijd in tegenfase toegepast. Controle kan plaatsvinden met behulp van het NOT-element (Fig. 6.99). Dit resulteert in een bidirectionele sleutel. Bij veldeffecttransistoren van het overdrachtselement kunnen de source en drain onderling van functie veranderen. Daarom wordt de poortuitgang aangegeven in het midden van de conventionele lijn (Fig. 6.99).
Geïntegreerde CMOS-IC's bevatten altijd meerdere logische elementen die afzonderlijk of als een enkele complexe logische functie kunnen worden gebruikt. In afb. Figuur 6.100 toont de structuur van een CD-circuit van 4000 A. Dit circuit bevat twee OR-HE-poorten met elk drie ingangen en een NOT-poort. Het CD 4012 A-circuit (Fig. 6.101) bevat twee NAND-elementen met elk vier ingangen.
Geïntegreerde schakelingen van rekenkundige logische apparaten bevatten veel CMOS-elementen. In afb. Figuur 6.102 toont de schakeling van een 4-bits schuifregister. Dit schema wordt in detail besproken in hoofdstuk. 8.

Rijst. 6.102. CD 4015 A CMOS 4-bit schuifregistercircuit (RCA)

De CD 4008 A-chip is een 4-bit full-adder. Volledige optellers worden in detail besproken in hoofdstuk. 10. Het circuit wordt hier getoond als voorbeeld van CMOS-circuitontwerp (Fig. 6.103).
CMOS-geïntegreerde schakelingen kunnen worden geproduceerd met zeer hoge elementdichtheden,
Je kunt het circuit van een hele rekenmachine in één chip passen. Verdere verbetering van de technologie leidt tot een verhoging van de mogelijke verpakkingsdichtheid.
De voedingsspanning van CMOS-elementen kan over een groot bereik fluctueren.
Voor de CD-4000-A-serie (Fig. 6.100-6.103) geeft de RCA-fabrikant het voedingsspanningsbereik aan van 3 V tot 15 V. Typische overdrachtskarakteristieken voor een bereik van voedingsspanningen worden getoond in Fig. 6.104.
Voedingsspanningen zijn vaak +5 V en +10 V. Voor deze voedingsspanningen in Fig. Figuren 6.105 en 6.106 tonen niveaudiagrammen. Hogere voedingsspanningen worden gekenmerkt door een betere ruisimmuniteit.
Het verschil tussen de L- en H-niveaus, dat verantwoordelijk is voor de ruisimmuniteit, voor CMOS-circuits bedraagt ​​ongeveer 30% tot 40% van de voedingsspanning.
De volgende tabel toont de belangrijkste parameters van CMOS-elementen:

Rijst. 6.103. CD 4008 A CMOS 4-bits full-addercircuit (RCA)

Een duidelijk voorbeeld van hoe ingewikkeld alles is bij het bepalen van R&D-prioriteiten zijn de CMOS-chips en hun verschijning op de markt.

Feit is dat het veldeffect, dat ten grondslag ligt aan de MOS-structuur, eind jaren twintig van de vorige eeuw werd ontdekt, maar dat de radiotechniek toen een hausse kende aan vacuümapparaten (radiobuizen) en dat er rekening werd gehouden met de effecten die in kristallijne structuren werden ontdekt. weinig belovend.

Toen, in de jaren veertig, werd de bipolaire transistor praktisch herontdekt, en pas toen, toen verder onderzoek en verbeteringen aan bipolaire transistors aantoonden dat deze richting tot een doodlopende weg leidde, herinnerden wetenschappers zich het veldeffect.

Dit is hoe de MOS-transistor en later de CMOS-chips verschenen. Brief NAAR aan het begin van de afkorting betekent complementair, dat wil zeggen complementair. In de praktijk betekent dit dat de microcircuits paren transistors gebruiken met exact dezelfde parameters, maar de ene transistor heeft een n-type poort en de andere transistor een p-type poort. In buitenlandse stijl worden CMOS-chips genoemd CMOS(Complementaire metaaloxide-halfgeleider). Ook worden de afkortingen KMDP en K-MOP gebruikt.

Onder conventionele transistors zijn de KT315- en KT361-transistoren een voorbeeld van een complementair paar.

Eerst verscheen de K176-serie op basis van veldeffecttransistors op de markt van radio-elektronische componenten, en als verdere ontwikkeling van deze serie werd de K561-serie ontwikkeld, die erg populair werd. Deze serie omvat een groot aantal logica-chips.

Omdat veldeffecttransistoren niet zo kritisch zijn voor de voedingsspanning als bipolaire transistoren, wordt deze serie gevoed met spanningen van +3 tot +15V. Hierdoor kan deze serie op grote schaal worden gebruikt in verschillende apparaten, ook op batterijen. Bovendien verbruiken apparaten die zijn gemonteerd op microcircuits uit de K561-serie zeer weinig stroom. En geen wonder, want de basis van CMOS-microschakelingen is een veldeffect-MOS-transistor.

De K561TP2-microschakeling bevat bijvoorbeeld vier RS-triggers en verbruikt een stroom van 0,14 mA, terwijl een vergelijkbare microschakeling uit de K155-serie minstens 10 - 12 mA verbruikte. Microschakelingen op basis van CMOS-structuren hebben een zeer hoge ingangsweerstand, die 100 MOhm of meer kan bereiken, dus hun laadvermogen is vrij hoog. De ingangen van 10 - 30 microschakelingen kunnen worden aangesloten op de uitgang van één microschakeling. Bij TTL-chips zou een dergelijke belasting oververhitting en storingen veroorzaken.

Daarom maakt het ontwerpen van knooppunten op microschakelingen met behulp van CMOS-transistors het gebruik van eenvoudigere circuitoplossingen mogelijk dan bij gebruik van TTL-microschakelingen.

In het buitenland wordt de meest voorkomende analoog van de K561-serie aangeduid als CD4000. De K561LA7-chip komt bijvoorbeeld overeen met de buitenlandse CD4011.

Bij gebruik van microschakelingen uit de K561-serie mogen enkele nuances van hun werking niet worden vergeten. Er moet aan worden herinnerd dat, hoewel microcircuits operationeel zijn in een breed spanningsbereik, de ruisimmuniteit afneemt als de voedingsspanning afneemt en de puls enigszins "verspreidt". Dat wil zeggen: hoe dichter de voedingsspanning bij het maximum ligt, hoe steiler de pulsfronten.

De figuur toont een klassiek basiselement (poort) dat het ingangssignaal omkeert (NIET element). Dat wil zeggen, als er een logische nul naar de invoer komt, wordt een logische nul uit de uitvoer verwijderd en omgekeerd. Een complementair paar transistors met poorttypes "n" en "p" wordt hier duidelijk weergegeven.

De volgende afbeelding toont het basiselement 2I - NOT. Het is duidelijk zichtbaar dat de weerstanden die aanwezig zijn in een soortgelijk element van de TTL-microschakeling hier ontbreken. Uit twee van dergelijke elementen is het gemakkelijk om een ​​trigger te verkrijgen, en uit een opeenvolgende reeks triggers is er een direct pad naar tellers, registers en opslagapparaten.

Met alle positieve eigenschappen van de geïntegreerde schakelingen uit de K561-serie hebben ze natuurlijk ook nadelen. Ten eerste zijn CMOS-microschakelingen qua maximale werkfrequentie merkbaar inferieur aan microschakelingen met andere logica en werkend op bipolaire transistors.

De frequentie waarop de K561-serie met vertrouwen werkt, bedraagt ​​niet meer dan 1 MHz. Om microschakelingen op basis van MOS-structuren te matchen met andere series, worden bijvoorbeeld TTL, niveauconverters K561PU4, K561LN2 en andere gebruikt. Deze microschakelingen synchroniseren ook de prestaties, die per serie kunnen verschillen.

Maar het grootste nadeel van microschakelingen gebaseerd op complementaire MOS-structuren is de extreme gevoeligheid van de microschakeling voor statische elektriciteit. Daarom zijn speciale werkplekken uitgerust in fabrieken en laboratoria. Op de tafel wordt al het werk gedaan op een metalen plaat, die is verbonden met een gemeenschappelijke aardbus. Zowel het lichaam van de soldeerbout als een metalen armband die aan de hand van de arbeider wordt gedragen, zijn met deze bus verbonden.

Sommige microschakelingen worden verpakt in folie verkocht, waardoor alle pinnen kortgesloten worden. Bij thuiswerken is het ook noodzakelijk om een ​​mogelijkheid te vinden om de statische lading op zijn minst naar de verwarmingsbuis te laten stromen. Tijdens de installatie worden eerst de stroompinnen gesoldeerd en vervolgens alle andere.

Het fundamentele verschil tussen CMOS-circuits en nMOS-technologie is de afwezigheid van actieve weerstanden in het circuit. Op elke ingang van het circuit is een paar transistors met een ander type kanaal aangesloten. Transistoren met een p-type kanaal zijn door het substraat met de stroombron verbonden, dus de vorming van een kanaal daarin zal plaatsvinden wanneer het potentiaalverschil tussen het substraat en de poort voldoende groot is en de potentiaal aan de poort negatief moet zijn ten opzichte van het substraat. Deze toestand wordt verzekerd door aardpotentiaal op de poort aan te leggen (d.w.z. logisch 0). Transistors met een n-type kanaal zijn door het substraat met aarde verbonden, dus de vorming van een kanaal daarin zal plaatsvinden wanneer een stroombronpotentiaal op de poort wordt aangelegd (dat wil zeggen logisch 1). Het gelijktijdig toepassen van een logische nul of een logische één op dergelijke paren transistors met verschillende soorten kanalen leidt tot het feit dat één transistor van het paar noodzakelijkerwijs open zal zijn en de andere gesloten. Dit schept voorwaarden voor het aansluiten van de uitgang op een stroombron of op aarde.

Dus in het eenvoudigste geval zal voor het invertercircuit (Fig. 16.10) bij A = 0 transistor VT1 open zijn en VT2 gesloten. Bijgevolg zal de uitgang van circuit F via kanaal VT1 worden verbonden met de stroombron, wat overeenkomt met de toestand van een logische eenheid: F=1. Bij A=1 zal transistor VT1 gesloten zijn (de poort en het substraat hebben dezelfde potentiaal) en zal VT2 open zijn. Daarom zal de uitgang van circuit F via het kanaal van transistor VT2 met aarde worden verbonden. Dit komt overeen met een logische nultoestand: F=0.

Logische optelling (Fig. 16.11) wordt uitgevoerd door de p-kanalen van transistors VT1 en VT2 in serie te verbinden. Wanneer er tenminste één unit wordt geleverd, ontstaat er voor deze transistoren geen enkel kanaal. Tegelijkertijd wordt, dankzij de parallelle aansluiting van VT3 en VT4, de overeenkomstige transistor aan de onderkant van het circuit geopend, waardoor de verbinding van uitgang F met aarde wordt verzekerd. Het blijkt dat F=0 is als er minstens één logische 1 wordt toegepast - dit is de OR-NOT-regel.

De NAND-functie wordt uitgevoerd via een parallelle aansluiting van VT1 en VT2 in het bovenste deel van het circuit en een seriële aansluiting van VT3 en VT4 in het onderste deel (Fig. 16.12). Wanneer nul wordt toegepast op ten minste één ingang, wordt er geen enkel kanaal op VT3 en VT4 gevormd, de uitgang wordt losgekoppeld van aarde. Tegelijkertijd zal ten minste één transistor in het bovenste deel van het circuit (op de poort waarvan een logische nul wordt toegepast) zorgen voor een verbinding van de uitgang F met de stroombron: F = 1 wanneer ten minste één nul wordt toegepast - de EN-NIET-regel.

Korte samenvatting

Afhankelijk van de elementbasis zijn er verschillende IC-productietechnologieën. De belangrijkste zijn TTL op bipolaire transistors en nMOS en CMOS aan veldeffecttransistors.

Sleuteltermen

nMOS-technologie veldeffecttransistors met een n-type geïnduceerd kanaal.

3-statusbuffer– het uitgangsgedeelte van het TTL-circuit, dat de mogelijkheid biedt tot overgang naar de derde, hoogohmige toestand.

CMOS-technologie- IC-productietechnologie gebaseerd op veldeffecttransistors met kanalen met beide soorten elektrische geleidbaarheid.

Open verzamelaar– een optie om het buffergedeelte van TTL-elementen zonder weerstand in het belastingscircuit te implementeren, dat buiten het circuit wordt verwijderd.

Resistieve belastingcircuits– TTL-circuits waarbij de toestand van het buffercircuit wordt bepaald door de toestand van niet één, maar twee transistors.

Transistor-transistorlogica– technologie voor de productie van IC's op basis van bipolaire transistors.

Geaccepteerde afkortingen

CMOS – complementair, metaal, oxide, halfgeleider

Oefenset

Oefeningen voor hoorcollege 16

Oefening 1

Optie 1 voor oefening 1 Teken een circuit van een NOR-element met 3 ingangen met behulp van nMOS-technologie.

Optie 2 voor oefening 1 Teken een circuit van een NAND-element met 3 ingangen met behulp van nMOS-technologie.

Optie 3 voor oefening 1 Teken een circuit van een NOR-element met 4 ingangen met behulp van nMOS-technologie.

Oefening 2

Optie 1 voor oefening 2 Teken een circuit van een NOR-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 2 voor oefening 2 Teken een circuit van een NAND-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 3 voor oefening 2 Teken een circuit van een NOR-poort met 4 ingangen met behulp van CMOS-technologie.

Oefening 3

Optie 1 voor oefening 3 Teken een circuit van een NOR-element met 3 ingangen met behulp van TTL-technologie.

Optie 2 voor oefening 3.Teken een diagram van een NAND-element met 3 ingangen met behulp van TTL-technologie.

Optie 3 voor oefening 3 Teken een circuit van een NOR-element met 4 ingangen met behulp van TTL-technologie.

Oefening 4

Optie 1 voor oefening 4.Teken een circuit van een OR-element met 3 ingangen met behulp van nMOS-technologie.

Optie 2 voor oefening 4 Teken een circuit van een AND-element met 3 ingangen met behulp van nMOS-technologie.

Optie 3 voor oefening 4.Teken een circuit van een OR-element met 4 ingangen met behulp van nMOS-technologie.

Oefening 5

Optie 1 voor oefening 5 Teken het circuit van een OF-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 2 voor oefening 5.Teken een schakelschema van een EN-element met 3 ingangen met behulp van CMOS-technologie.

Optie 3 voor oefening 5 Teken het circuit van een OF-poort met 4 ingangen met behulp van CMOS-technologie.

Oefening 6

Optie 1 voor oefening 6.Teken een circuit van een OR-element met 3 ingangen met behulp van TTL-technologie.

Optie 2 voor oefening 6.Teken een circuit van een EN-element met 3 ingangen met behulp van TTL-technologie.

Optie 3 voor oefening 6.Teken een circuit van een OF-element met 4 ingangen met behulp van TTL-technologie.

Oefening 7

Optie 1 voor oefening 7.Teken een diagram van een 2I-OR-NOT-element met behulp van TTL-technologie.

Optie 2 voor oefening 7.Teken een diagram van een 2I-OR-NOT-element met behulp van CMOS-technologie.

Optie 3 voor oefening 7.Teken een diagram van een 2AND-OR-NOT-element met behulp van nMOS-technologie.

Oefening 8

Optie 1 voor oefening 8 Teken een circuit van een NOR-poort met 3 ingangen en een buffer met 3 toestanden.

Optie 2 voor oefening 8 Teken het circuit van een NAND-poort met 3 ingangen en een open collector.

Optie 3 voor oefening 8 Teken een circuit van een OF-poort met 3 ingangen en een buffer met 3 toestanden.

Complementaire MOS-logica (CMOS - Complementary Metal-Oxide-Semiconductor) is tegenwoordig de belangrijkste in de productie van grote geïntegreerde schakelingen van microprocessorsets, microcontrollers, VLSI-personal computers en geheugen-IC's. Naast IC's met hoge integratie zijn er verschillende generaties CMOS-series met lage en gemiddelde integratie geproduceerd om elektronische frames voor LSI's en eenvoudige elektronische circuits te creëren. Het is gebaseerd op de eerder besproken inverter (Fig. 2.9) op complementaire (onderling complementaire) MOS-transistors met een geïnduceerd kanaal met verschillende geleidbaarheid p- en n-typen, gemaakt op een gemeenschappelijk substraat (invoerbeveiligingscircuits worden niet getoond).

Figuur 3.8. CMOS-logische elementen met twee ingangen a) AND-NOT, b) NOCH-NOT

Net als bij een eenvoudige omvormer is een kenmerk van de LE de aanwezigheid van twee rijen transistors ten opzichte van de uitgangspin. De logische functie die door het hele circuit wordt uitgevoerd, wordt bepaald door de transistors van het lagere niveau. Om AND-NOT in positieve logica te implementeren, worden transistors met een n-kanaal in serie met elkaar geschakeld, met een p-kanaal - parallel, en om OR-NOT te implementeren - omgekeerd (Fig. 3.8).

CMOS-microschakelingen zijn dicht bij ideale schakelaars: in statische modus verbruiken ze vrijwel geen stroom, hebben een hoge ingangs- en lage ingangsweerstand, hoge ruisimmuniteit, hoge belastbaarheid, goede temperatuurstabiliteit, werken stabiel in een breed scala aan voedingsspanningen (van +3 tot +15 V). Het uitgangssignaal is vrijwel gelijk aan de voedingsspanning. Wanneer Ep=+5V is de compatibiliteit van logische niveaus met standaard TTL/TTLS-logica verzekerd. De drempelspanning bij elke voedingsspanning is gelijk aan de helft van de voedingsspanning Upore = 0,5 Ep, wat een hoge ruisimmuniteit garandeert.

Logische poorten met een groot aantal ingangen zijn op een vergelijkbare manier georganiseerd. De nomenclatuur van CMOS-microschakelingen omvat LE AND, OR, AND-NOT, NOR-NOT, AND-OR-NOT, met een aantal ingangen tot 8. U kunt het aantal ingangsvariabelen vergroten met behulp van extra logische elementen die tot dezelfde behoren serie IC's.

De binnenlandse industrie produceert verschillende universele CMOS-series: K164, K176, K561, K564, K1561, K1564.

K176 – standaard CMOS t z =200 ns, Ipot £100 µA

K564, K561, K1561 – verbeterde CMOS t z =15 ns (15 V), I-pot =1-100 µA

K1564 – snelle CMOS (functioneel analoog van de 54HC-serie) t з =9-15 ns, Upit=2-6 V, Ipot £10 μA

De belangrijkste technische kenmerken van de IC's uit de K564 (K561)-serie worden hieronder weergegeven:

Voedingsspanning U p, V ……………………..3-15

Stroomverbruik

In statische modus, μW/geval …………0,1

Bij f=1 MHz, U p =10 V, C n =50 pf, mW……….20

Toegestane vermogensdissipatie. MW/lichaam …..500

Ingangsspanning, V……………….van -0,5V tot Up + 0,5V

Uitgangsspanning, V

Laag niveau ………………………… niet meer dan 0,05V,

Hoog niveau…………………niet minder dan Up + 0,5V

Gemiddelde signaalvoortplantingsvertraging bij C n = 15 nf

Voor U p =+5 V, ns……………………………50

Voor U p =+10 V, ns……………………………..20,

Bedrijfstemperatuur, 0 C

Serie 564…………………..van -60 tot +125

Serie K561………………….van -40 tot +85

Terwijl de ontwikkeling van de TTL-serie vooral gericht was op het verminderen van het stroomverbruik, ontwikkelden de CMOS-series zich in de richting van het verhogen van de prestaties. Uiteindelijk won de CMOS-technologie. Volgende generaties standaardlogica worden uitsluitend met deze logica geproduceerd. De tweede generatie standaard logica-chips wordt dus geproduceerd met behulp van CMOS-technologie, maar blijft volledig functioneel in overeenstemming met de TTL-serie.