Mop en kmop transistoren. CMOS-chips - een ideale familie van logische circuits

CMOS logische poorten

Equivalente circuits van de hierboven getoonde elementen kunnen worden verkregen met alleen PMOS-transistoren. Van het grootste belang is echter het gecombineerde gebruik van PMOS- en NMOS-transistors. Deze technologie is tegenwoordig het meest populair en wordt CMOS-technologie genoemd. Het biedt maximale prestaties van de elementen bij een laag stroomverbruik in vergelijking met alle andere technologieën.

In NMOS-circuits werden logische functies geïmplementeerd door een combinatie van NMOS-transistoraansluitingen gecombineerd met een stroombegrenzend element.

Omdat alle elementen die op NMOS-transistors zijn gebouwd, implementeren negatieve functies (NIET, OR-NOT, AND-NOT), dan kunnen ze voorwaardelijk worden weergegeven zoals weergegeven in het blokschema van figuur 1.9.

Figuur 1.9 - Structuur van het NMOS-circuit

In dit geval worden alle transistorcircuits gecombineerd tot een PDN-blok (Pull-down Network) - een negatief logisch blok. Om directe logische functies te implementeren, is het noodzakelijk om twee negatieve elementen met elkaar te verbinden, wat de prestaties van het hele element als geheel vermindert. Het concept van CMOS-schakelingen is gebaseerd op de implementatie van directe functies (AND, OR) op PMOS-transistoren op een zodanige manier dat directe logische blokken (PUN - Pull-up Network) en negatieve logische blokken (PDN - Pull-down Network) complementen van elkaar. Het logische circuit dat een typisch logisch element implementeert, zal dan de vorm hebben die wordt weergegeven in figuur 1.10.

Figuur 1.10 - Structuur van het CMOS-circuit

Voor elke combinatie van ingangssignalen stelt PDN de uitgang Vf in op een logisch nulniveau, of PUN stelt deze uitgang in op een logisch één-niveau. PDN en PUN hebben een gelijk aantal transistors, die zo zijn geplaatst dat de twee eenheden parallel werken. Waar een PDN NMOS-transistoren in serie bevat, wordt een PUN gebouwd met parallel geschakelde PMOS-transistoren en vice versa.

Het eenvoudigste voorbeeld van een CMOS-schakeling is een omvormer, weergegeven in figuur 1.11.

Afbeelding 1.11 - Implementatie van de CMOS-omvormer

Wanneer het signaal Vx=OV is, is de transistor T2 gesloten en is de transistor T1 open. Daarom Vf = 5V, en aangezien T2 gesloten is, vloeit er geen stroom door de transistoren. Wanneer V x = 5V, dan is T2 open en T1 gesloten. Dus V f \u003d 0V, en er zal nog steeds geen stroom in het circuit zijn, omdat transistor T1 is gesloten. Deze eigenschap geldt voor alle CMOS-circuits - logische elementen verbruiken praktisch geen stroom in statische modus. De stroom in dergelijke circuits zal alleen vloeien tijdens het schakelen van elementen (daarom neemt het stroomverbruik ook toe met een toename van de frequentie van de werking van apparaten die met deze technologie zijn gebouwd). Als gevolg hiervan zijn CMOS-circuits de meest populaire technologie geworden bij de implementatie van digitale logische apparaten.

Figuur 1.12 toont het schakelschema van de CMOS NAND-poort. De implementatie van dit element is vergelijkbaar met het NMOS-circuit dat wordt getoond in figuur 1.5, behalve dat de stroombegrenzende weerstand is vervangen door een PUN-blok dat bestaat uit twee PMOS-transistoren die parallel zijn geschakeld. De waarheidstabel in de figuur toont de toestand van elk van deze vier transistoren voor elke logische combinatie van ingangen x 1 en x 2 . Het is gemakkelijk te controleren of dit circuit de logische NAND-functie implementeert. In een statische toestand is er geen pad voor stroom om van V DD naar Gnd te stromen.

Afbeelding 1.12 - CMOS-implementatie van de NAND-poort

Het circuit in figuur 1.12 kan worden verkregen uit een logische uitdrukking die een logische NAND-functie definieert, . Deze uitdrukking definieert de voorwaarden waaronder: F= 1; daarom definieert het het gedrag van het PUN-blok. Aangezien dit blok bestaat uit PMOS-transistoren die worden ingeschakeld wanneer een logische nul wordt toegepast op hun ingangen, schakelt de ingangsvariabele x i de transistor in als x i = 0. Volgens de regel van De Morgan hebben we:

Op deze manier f = 1 wanneer ingang x 1 of ingang x 2 logisch nul is, wat betekent dat de PUN twee PMOS-transistoren parallel moet hebben. Het PDN-blok moet de functie f aanvullen, die de vorm heeft:

f = x 1 x 2

Functie f = 1 als beide ingangen x 1 en x 2 1 zijn, moet het PDN-blok twee in serie geschakelde NMOS-transistoren hebben.

De schakeling voor de CMOS-implementatie van het NOR-element kan worden verkregen uit een logische uitdrukking.

Een duidelijk voorbeeld van hoe ingewikkeld alles is bij het prioriteren van R&D zijn CMOS-chips en hun introductie op de markt.

Het is een feit dat het veldeffect dat ten grondslag ligt aan de MOS-structuur werd ontdekt aan het eind van de jaren 20 van de vorige eeuw, maar de radiotechniek kende toen een hausse in vacuümapparatuur (radiobuizen) en de effecten die werden gevonden in kristallijne structuren werden als weinig belovend erkend .

Toen, in de jaren 40, werd de bipolaire transistor praktisch herontdekt, en pas later, toen verder onderzoek en verbeteringen in bipolaire transistors aantoonden dat deze richting tot een doodlopende weg leidt, herinnerden wetenschappers zich het veldeffect.

Zo verscheen de MOS-transistor en later de CMOS-microschakeling. Brief NAAR aan het begin van de afkorting betekent complementair, dat wil zeggen complementair. In de praktijk betekent dit dat microschakelingen transistorparen gebruiken met exact dezelfde parameters, maar de ene transistor heeft een n-poort en de andere transistor een p-poort. In het buitenland worden CMOS-chips genoemd CMOS(Complementaire metaaloxide halfgeleider). De afkortingen KMDP, K-MOP worden ook gebruikt.

Van de conventionele transistors zijn de transistors KT315 en KT361 een voorbeeld van een complementair paar.

Eerst verscheen de K176-serie op basis van veldeffecttransistors op de markt van elektronische componenten en als een verdere ontwikkeling van deze serie werd de K561-serie ontwikkeld, die erg populair werd. Deze serie bevat een groot aantal logische schakelingen.

Omdat veldeffecttransistoren niet zo kritisch zijn voor het leveren van spanning als bipolaire transistoren, wordt deze serie gevoed door een spanning van +3 tot +15V. Hierdoor is deze serie breed inzetbaar in verschillende apparaten, ook die met batterijvoeding. Bovendien verbruiken apparaten die zijn geassembleerd op microschakelingen uit de K561-serie zeer weinig stroom. Ja, en geen wonder, want de basis van CMOS-microschakelingen is een MIS-veldeffecttransistor.

De K561TP2-chip bevat bijvoorbeeld vier RS-flip-flops en verbruikt een stroomsterkte van 0,14 mA, terwijl een vergelijkbare chip uit de K155-serie minimaal 10 - 12 mA verbruikt. Microschakelingen op basis van CMOS-structuren hebben een zeer hoge ingangsimpedantie, die 100 MΩ of meer kan bereiken, dus hun belastingscapaciteit is vrij groot. De ingangen van 10 - 30 microschakelingen kunnen worden aangesloten op de uitgang van één microschakeling. Voor TTL-chips zou een dergelijke belasting oververhitting en uitval veroorzaken.

Daarom maakt het ontwerp van knooppunten op microschakelingen met behulp van CMOS-transistoren het gebruik van eenvoudigere circuitoplossingen mogelijk dan bij het gebruik van TTL-microschakelingen.

In het buitenland is de meest voorkomende analoog van de K561-serie gemarkeerd als CD4000. De K561LA7-chip komt bijvoorbeeld overeen met de buitenlandse CD4011.

Met behulp van microschakelingen uit de K561-serie mogen enkele nuances van hun werking niet worden vergeten. Er moet aan worden herinnerd dat hoewel microschakelingen in een breed spanningsbereik kunnen worden gebruikt, wanneer de voedingsspanning afneemt, de ruisimmuniteit daalt en de puls zich enigszins "verspreidt". Dat wil zeggen, hoe dichter de voedingsspanning bij het maximum ligt, hoe steiler de fronten van de pulsen.

De figuur toont een klassiek basiselement (gate) dat het ingangssignaal inverteert (NIET element). Dat wil zeggen, als een logische eenheid naar de invoer komt, wordt een logische nul verwijderd uit de uitvoer en vice versa. Een complementair paar "n" en "p" poorttransistoren wordt hier duidelijk getoond.

De volgende afbeelding toont het basiselement 2I - NOT. Het is duidelijk te zien dat de weerstanden die aanwezig zijn in een soortgelijk TTL-element van de microschakeling hier afwezig zijn. Van twee van dergelijke elementen is het gemakkelijk om een ​​trigger te krijgen, en van een reeks triggers is er een directe weg naar tellers, registers en opslagapparaten.

Met alle positieve eigenschappen van geïntegreerde schakelingen uit de K561-serie hebben ze natuurlijk ook nadelen. Ten eerste zijn CMOS-microschakelingen wat betreft de maximale werkfrequentie merkbaar inferieur aan microschakelingen met een andere logica en werkend op bipolaire transistoren.

De frequentie waarop de K561-serie vol vertrouwen werkt, is niet hoger dan 1 MHz. Om microschakelingen op basis van MOS-structuren te matchen met andere series, bijvoorbeeld TTL, worden niveau-omzetters K561PU4, K561LN2 en andere gebruikt. Deze microschakelingen synchroniseren ook de snelheid, die van serie tot serie kan verschillen.

Maar het grootste nadeel van IC's op basis van complementaire MOS-structuren is de sterkste gevoeligheid van het IC voor statische elektriciteit. Daarom zijn fabrieken en laboratoria uitgerust met speciale banen. Op de tafel wordt al het werk gedaan op een metalen plaat, die is verbonden met een gemeenschappelijke grondbus. Zowel het lichaam van de soldeerbout als de metalen armband die aan de hand van de arbeider wordt gedragen, zijn verbonden met deze bus.

Sommige microschakelingen zijn in de uitverkoop verpakt in folie, waardoor alle kabels aan elkaar worden kortgesloten. Bij het thuiswerken is het ook nodig om een ​​mogelijkheid te vinden om een ​​statische lading op zijn minst op de verwarmingsbuis te laten wegvloeien. Tijdens de installatie worden eerst de stroomkabels gesoldeerd, en pas daarna alle andere.

Het belangrijkste generieke kenmerk van TTL is het gebruik van bipolaire transistors en de structuren zijn alleen p-p-p. CMOS is, zoals de naam al aangeeft, gebaseerd op veldeffecttransistoren met een MOS-structuur met geïsoleerde poort, bovendien complementair, dat wil zeggen beide polariteiten - en met een w- en met een / ^-kanaal. Het circuit van de basis TTL- en CMOS-logische elementen wordt getoond in Fig. 15.1. In het Westen worden ze ook kleppen genoemd - wat een dergelijke naam kan rechtvaardigen, zullen we aan het einde van het hoofdstuk zien.

We hebben de multi-emittertransistor met TTL-ingang al getekend in hoofdstuk EN - hij kan een willekeurig aantal (in de praktijk - tot acht) emitters hebben, en dan heeft het element het overeenkomstige aantal ingangen. Als een van de emitters van de transistor VT1 is kortgesloten naar aarde, zal de transistor openen en zal de fasesplitsende transistor VT2 (we kennen de werking ervan uit Fig. 6.8) sluiten. Dienovereenkomstig zal de uitgangstransistor VT3 openen en VT4 sluiten, de uitgang zal een hoog logisch niveau of een logisch één niveau zijn. Als alle emitters zijn aangesloten op een hoog potentiaal (of gewoon in de lucht "hangen"), dan is de situatie omgekeerd - VT2 zal openen met een stroom door de VT1-basis-collectorovergang (dit inschakelen van de transistor wordt genoemd "inverse"), en de uitgang wordt op nul gezet vanwege de open transistor VT4. Zo'n TTL-element zal de "AND-NOT"-functie uitvoeren (een logische nul aan de uitgang alleen met eenheden aan alle ingangen).

TTL

De eindtrap van het TTL-element is een soort complementaire (“push-pull”) klasse B-trap, die we kennen van analoge versterkers (zie figuur 8.2). De reproductie van p-p-p-transistors bleek echter te ingewikkeld voor TTL-technologie, omdat een dergelijke cascade ook pseudo-complementair wordt genoemd - de bovenste transistor VT3 werkt in de emittervolgermodus en de onderste in het gemeenschappelijke emittercircuit.

Rijst. 15.1. Schema's van TTL- en CMOS-basiselementen

Tussen haakjes, we merken op dat vanwege de onbeschikbaarheid van p-w-p-transistoren, de reproductie van het "OF" -circuit voor TTL-technologie een harde noot bleek te zijn om te kraken, en het circuit ervan verschilt nogal van dat getoond in Fig. 15.1 van het basisschema van het element "AND-NOT".

kanttekeningen

Aan het begin van de transistortechnologie werden pseudo-complementaire trappen, vergelijkbaar met de TTL-uitgangstrap, gebruikt - oh horror! - om het geluid te versterken. Deze constructie gaf aanleiding tot talrijke pogingen om logische elementen, die in wezen een versterker zijn met een vrij grote (enkele tientallen) versterking, aan te passen voor het versterken van analoge signalen. Onnodig te zeggen dat de resultaten behoorlijk somber zijn, zelfs met het CMOS-element, dat veel symmetrischer is.

Zoals te zien is in het diagram, is het TTL-element aanzienlijk asymmetrisch, zowel wat betreft ingangen als uitgangen. Aan de ingang moet de logische nulspanning dicht genoeg bij de "aarde" liggen, met een spanning aan de emitter van ongeveer 1,5 V (met een standaard 5 V-voeding voor TTL), de ingangstransistor is al vergrendeld. Bovendien, wanneer nul wordt toegepast, is het noodzakelijk om te zorgen voor de verwijdering van een vrij significante basis-emitterstroom - ongeveer 1,6 mA voor een standaardelement, daarom is voor TTL-elementen het maximale aantal andere dergelijke elementen dat tegelijkertijd op de uitgang is aangesloten altijd gespecificeerd (standaard - niet meer dan een dozijn). Tegelijkertijd kan een logische eenheid helemaal worden weggelaten uit de ingangen. In de praktijk moet het echter worden toegepast - volgens de regels moeten ongebruikte TTL-ingangen worden aangesloten op de voeding via weerstanden van 1 kΩ.

Aan de uitgang is het nog erger: de logische nulspanning wordt geleverd door een open transistor en is echt heel dicht bij nul - zelfs met een belasting in de vorm van een tiental ingangen van andere vergelijkbare elementen, is deze niet groter dan 0,5 V, en in de normen voor een TTL-signaal wordt een waarde van niet meer dan 0 voorgeschreven .8 V. Maar de spanning van de logische eenheid is vrij ver verwijderd van de voeding en, wanneer gevoed op 5 V, op zijn best (onbelast) is van 3,5 tot 4 V, in de praktijk is de waarde van 2,4 V vastgelegd in de normen.

Een dergelijke balancering in tienden van een volt (nulspanning 0,8 V, schakeldrempelspanning van 1,2 tot 2 V, eenheidsspanning 2,4 V) leidt ertoe dat alle TTL-microschakelingen in een vrij smal bereik van voedingsspanningen kunnen werken - praktisch van 4,5 tot 5,5 V, vele zelfs van 4,75 tot 5,25 V, dus 5 V ±5%. De maximaal toegestane voedingsspanning voor verschillende TTL-series is van 6 tot 7 V, en wanneer deze wordt overschreden, branden ze meestal met een heldere vlam. De lage en asymmetrische voedingsdrempel van het element leidt ook tot een slechte ruisimmuniteit.

Het grootste (en zelfs ernstiger dan de andere) nadeel van TTL is het hoge verbruik - tot 2,5 mA per zo'n element, dit houdt geen rekening met de lekstromen aan de ingang en het verbruik van de belasting aan de uitgang. Je kunt je dus alleen maar afvragen waarom TTL-chips met veel basiselementen, zoals tellers of registers, geen koelradiator nodig hebben. De combinatie van een lage ruisimmuniteit met een hoog verbruik is een nogal explosief mengsel, en bij bedradingsborden met TTL-microschakelingen moet je op elk geval een ontkoppelcondensator plaatsen. Al het bovenstaande zou ons al lang geleden hebben gedwongen om de TTL-technologie helemaal te verlaten, maar tot enige tijd hadden ze één onbetwistbaar voordeel: hoge snelheid, wat voor het basiselement in de vorm getoond in Fig. 15.1, kan tientallen megahertz bereiken.

In de toekomst ging de ontwikkeling van TTL langs de lijn van het verminderen van het verbruik en het verbeteren van de elektrische eigenschappen, voornamelijk door het gebruik van de zogenaamde. Schottky-knooppunten, waarop de spanningsval 0,2-0,3 V kan zijn in plaats van de gebruikelijke 0,6-0,7 V (TTLSh-technologie, aangeduid met de letter S in de naam van de serie, de binnenlandse analoog is de 531- en 530-serie). De basistechnologie die de basis vormde van de 74-serie, die in de jaren zestig en zeventig wijdverbreid was zonder extra letters in de aanduiding (analogen zijn de beroemde binnenlandse series 155 en 133), wordt nu praktisch niet gebruikt. TTL IC's kunnen momenteel worden geselecteerd uit de 74LSxx-serie met laag vermogen (555 en 533-serie) of de hoge snelheid 74Fxx-serie (1531-serie). Bovendien is het verbruik van de laatste bijna gelijk aan het verbruik van de oude basisserie bij een hogere (tot 125 MHz) snelheid, en voor de eerste is het tegenovergestelde waar - de snelheid wordt gehandhaafd op het niveau van de basis, maar het stroomverbruik wordt drie tot vier keer verminderd.

CMOS

CMOS-elementen komen veel dichter bij het idee van wat een ideaal logisch element zou moeten zijn. Om te beginnen, zoals blijkt uit afb. 15.1, ze zijn praktisch symmetrisch, zowel in input als output. Een open veldeffecttransistor aan de uitgang (ofwel /?-type voor een logische, of een "-type voor een logische nul) is eigenlijk, zoals we weten.

gewoon weerstand, die voor conventionele CMOS-elementen kan variëren van 100 tot 300 ohm (met "conventionele" of "klassieke" CMOS bedoelen we hier de 4000A- of 4000V-serie, zie hieronder). Voor extra symmetrie worden meestal twee omvormers in serie aan de uitgang geplaatst, vergelijkbaar met die in Fig. 15.1 aan de rechterkant (is het jammer, of wat, transistors, als het verbruik niet groeit?). Daarom wordt de output niet beïnvloed door het feit dat er twee van dergelijke transistors in serie zijn in de onderarm voor het "AND-NOT"-circuit.

Voor het "OF"-circuit bevinden dergelijke transistoren zich in de bovenarm - het is volledig symmetrisch ten opzichte van het "AND"-circuit, wat ook een pluspunt is voor CMOS-technologie in vergelijking met TTL. Houd er ook rekening mee dat de uitgangstrap van de omvormer niet is gebouwd volgens de "push-pull" -trap, dat wil zeggen dat dit geen spanningsstroomvolgers zijn, maar transistors in een common-source circuit verbonden door drains, waarmee u een extra spanningsversterking.

In de praktijk leiden de kenmerken van de constructie van het element ertoe dat in CMOS-microschakelingen:

Bij een onbelaste uitgang is de logische één-spanning bijna gelijk aan de voedingsspanning en is de logische nulspanning bijna gelijk aan het aardpotentiaal;

De schakeldrempel ligt dicht bij de helft van de voedingsspanning;

De ingangen trekken weinig tot geen stroom omdat het MOSFET's met geïsoleerde poorten zijn;

In statische modus trekt de hele cel ook geen stroom uit de voeding.

Uit de laatste bepaling volgt dat een circuit van enige mate van complexiteit, gebouwd met CMOS-elementen, in een "bevroren" toestand en zelfs bij lage werkfrequenties, niet hoger dan een dozijn of twee kilohertz, praktisch geen energie verbruikt! Hieruit blijkt hoe trucjes zoals polshorloges, die jarenlang op een piepklein batterijtje kunnen lopen, of de slaapstand van microcontrollers, waarin ze voor alle tienduizenden van hun logische elementen van 1 tot 50 μA verbruiken, mogelijk werden.

Een ander gevolg van de bovenstaande kenmerken is een uitzonderlijke ruisimmuniteit, die de helft van de voedingsspanning bereikt. Maar dat zijn niet alle voordelen. CMOS-microschakelingen van de "klassieke" serie kunnen werken in het voedingsspanningsbereik van 2 tot 18 V, en moderne snelle - van 2 tot 7 V. Het enige dat in dit geval gebeurt, is wanneer

Wanneer het vermogen wordt verminderd, nemen de prestaties in de loop van de tijd behoorlijk af en verslechteren sommige andere kenmerken.

Bovendien werken CMOS-uitgangstransistoren, net als alle andere veldeffecttransistoren, bij overbelasting (bijvoorbeeld in kortsluitmodus) als stroombronnen - bij een voedingsspanning van 15 V zal deze stroom ongeveer 30 mA zijn, bij 5 V - ongeveer 5 mA. Bovendien kan dit in principe een langdurige werking van dergelijke elementen zijn, het enige dat moet worden gecontroleerd, is of de waarde van de totale toegestane stroom door het uitgangsvermogen, die meestal ongeveer 50 mA is, is niet overschreden. Dat wil zeggen, het kan nodig zijn om het aantal uitgangen dat tegelijkertijd op een laagohmige belasting is aangesloten, te beperken. Uiteraard is er in deze modus geen sprake meer van logische niveaus, alleen van de inkomende of uitgaande stroom.

En hier komen we bij het belangrijkste nadeel van de "klassieke" CMOS-technologie - lage snelheid in vergelijking met TTL. Dit komt door het feit dat de geïsoleerde poort van de MOSFET een condensator is met een vrij grote capaciteit - in het basiselement tot 10-15 pF. Samen met de uitgangsweerstand van het vorige circuit vormt een dergelijke condensator een laagdoorlaatfilter. Gewoonlijk wordt niet alleen rekening gehouden met frequentie-eigenschappen, maar ook met de vertragingstijd van de signaalvoortplanting per logisch element. De vertraging treedt op vanwege het feit dat de voorkant van het signaal niet strikt verticaal is, maar hellend, en de uitgangsspanning pas begint te stijgen (of afnemen) wanneer de ingangsspanning een significante waarde bereikt (idealiter de helft van de voedingsspanning) . De vertragingstijd kan oplopen tot 200-250 NS in vroege CMOS-series (vergelijk - de basis-TTL-serie heeft slechts 7,5 ns). In de praktijk, met een voedingsspanning van 5 V, is de maximale werkfrequentie van de "klassieke" CMOS niet groter dan 1-3 MHz - probeer een blokgolfgenerator te bouwen op logische elementen volgens een van de circuits die zullen worden besproken in hoofdstuk 16, en je zult zien dat al bij een frequentie van 1 de MHz-golfvorm meer op een sinusgolf dan op een rechthoek lijkt.

Een ander gevolg van de aanwezigheid van een hoge ingangscapaciteit is dat wanneer er wordt geschakeld, een oplaadstroompuls van deze capaciteit optreedt, dat wil zeggen, hoe hoger de werkfrequentie, hoe meer de microschakeling verbruikt, en men gelooft dat bij maximale werkfrequenties zijn verbruik kan vergeleken worden met TTL verbruik (tenminste , TTL serie 74LS). De zaak wordt nog verergerd door het feit dat als gevolg van de verlengde fronten van de pulsen, het element vrij lang in de actieve toestand is wanneer beide uitgangstransistoren op een kier staan ​​(dat wil zeggen, het zogenaamde "doorstroom" -effect treedt op ).

Hetzelfde slepen van de fronten in combinatie met een hoogohmige ingang leidt tot een afname van de ruisimmuniteit tijdens het schakelen - als hoogfrequente ruis op het signaalfront "zit", kan dit leiden tot meervoudig schakelen van de uitgang, zoals de geval met de comparator (zie hoofdstuk 13). Om deze reden specificeren IC-specificaties vaak de gewenste maximale stijgtijd voor het stuursignaal.

In moderne CMOS zijn echter, in tegenstelling tot de 'klassieke', de meeste tekortkomingen die verband houden met lage prestaties overwonnen (zij het door het toegestane voedingsbereik te verkleinen). Meer details over de CMOS-serie worden hieronder beschreven, maar voor nu nog een paar woorden over de kenmerken van deze microschakelingen.

Ongebruikte ingangen van het CMOS-element moeten ergens worden aangesloten - ofwel op aarde of op voeding (er zijn geen weerstanden nodig, omdat de ingang geen stroom verbruikt), of gecombineerd met een aangrenzende ingang - anders zal interferentie bij zo'n hoogohmige ingang volledig de werking van het circuit verstoren. Bovendien moet dit, om het verbruik te verminderen, ook worden gedaan met betrekking tot ongebruikte elementen in hetzelfde pakket (maar natuurlijk niet voor alle ongebruikte uitgangen). Een "kale" CMOS-ingang kan vanwege zijn hoge weerstand ook een verhoogde "mortaliteit" van chips veroorzaken bij blootstelling aan statische elektriciteit, maar in de praktijk worden de ingangen altijd overbrugd met diodes, zoals weergegeven in Fig. 11.4. De toelaatbare stroom door deze diodes wordt ook gespecificeerd in de specificaties.

Logische CMOS (CMOS)-omvormers

Complementaire MOS-transistoren (CMOS-chips) worden gebouwd op basis van MOS-transistoren met n- en p-kanalen. Dezelfde ingangspotentiaal opent een n-kanaaltransistor en sluit een p-kanaaltransistor. Bij het vormen van een logische eenheid is de bovenste transistor open en de onderste gesloten. Hierdoor vloeit er geen stroom door het CMOS-circuit. Wanneer een logische nul wordt gevormd, is de onderste transistor open en de bovenste gesloten. En in dit geval stroomt de stroom van de stroombron niet door de microschakeling. Het eenvoudigste logische element is een omvormer. omvormer, gemaakt op complementaire MOS-transistoren, wordt getoond in figuur 1.

Als gevolg van dit kenmerk van CMOS-microschakelingen hebben ze een voordeel ten opzichte van de eerder besproken typen - ze verbruiken stroom afhankelijk van de klokfrequentie die op de ingang wordt toegepast. Een geschatte grafiek van het stroomverbruik van een CMOS-microschakeling, afhankelijk van de schakelfrequentie, wordt getoond in figuur 2.

Logische CMOS (CMOS) elementen "EN"

Schema van het logische element "AND-NOT" op CMOS-chips valt praktisch samen met het vereenvoudigde "AND"-circuit op elektronisch gestuurde sleutels, dat we eerder hebben overwogen. Het verschil is dat de belasting niet is aangesloten op de gemeenschappelijke draad van het circuit, maar op de stroombron. Schematisch diagram van het logische element "2I-NOT", gemaakt op complementaire MOS-transistoren (CMOS), wordt getoond in figuur 3.

In dit circuit zou een gewone in de bovenarm kunnen worden gebruikt, maar wanneer een laag signaalniveau werd gevormd, zou het circuit constant stroom verbruiken. In plaats daarvan worden p-MOS-transistoren als belasting gebruikt. Deze transistoren vormen een actieve belasting. Als het nodig is om een ​​hoge potentiaal aan de uitgang te vormen, dan openen de transistoren, en als het laag is, dan sluiten ze.

In het diagram van het CMOS EN logische element getoond in figuur 2, zal de stroom van de stroombron naar de uitgang van de CMOS-microschakeling door een van de transistoren vloeien als ten minste één van de ingangen (of beide tegelijk) een lage waarde heeft. potentiaal (logisch niveau nul). Als daarentegen beide ingangen van het CMOS EN logische element een logisch één niveau hebben, dan zullen beide p-MOS-transistoren gesloten zijn en ontstaat er een lage potentiaal aan de uitgang van de CMOS-microschakeling. In dit circuit, evenals in het circuit getoond in figuur 1, als de high-side transistors aan staan, dan zullen de low-side transistors gesloten zijn, dus in een statische toestand zal de CMOS-chip geen stroom trekken uit de voeding levering.

De conventionele grafische weergave van het CMOS-logische element "2I-NOT" wordt getoond in figuur 4, en de waarheidstabel wordt getoond in tabel 1. In tabel 1 worden de ingangen aangeduid als x 1 en x 2, en de uitgang is F .

Tabel 1. Waarheidstabel van een CMOS-chip die "2NAND" uitvoert

Het CMOS 2OR-NOT-circuit gebruikt p-MOS-transistoren in serie als belasting. Daarin zal de stroom van de stroombron naar de uitgang van de CMOS-microschakeling alleen vloeien als alle transistors in de bovenarm open zijn, d.w.z. als op alle ingangen tegelijk een laag potentiaal aanwezig is (). Als ten minste één van de ingangen een logisch één niveau heeft, zal de bovenarm van de push-pull-cascade die is gemonteerd op CMOS-transistors worden gesloten en zal de stroom van de stroombron niet naar de uitgang van de CMOS-microschakeling vloeien.

De waarheidstabel van het logische element "2OR-NOT", geïmplementeerd door de CMOS-chip, wordt getoond in Tabel 2, en de conventionele grafische aanduiding van deze elementen wordt getoond in Figuur 6.

Tabel 2. Waarheidstabel van een MOS-chip die de logische functie "2OR-NOT" vervult

Momenteel zijn het CMOS-microschakelingen die de grootste ontwikkeling hebben doorgemaakt. Bovendien is er een constante neiging om de voedingsspanning van deze microschakelingen te verlagen. De eerste serie CMOS-microschakelingen, zoals K1561 (een buitenlandse analoog van C4000V) had een vrij breed scala aan voedingsspanningsveranderingen (3..18V). Tegelijkertijd, wanneer de voedingsspanning van een bepaalde microschakeling afneemt, neemt de beperkende werkingsfrequentie af. Later, toen de productietechnologie verbeterde, verschenen verbeterde CMOS-chips met betere frequentie-eigenschappen en een lagere voedingsspanning, bijvoorbeeld SN74HC.

Kenmerken van het gebruik van CMOS-chips

Het eerste en belangrijkste kenmerk van CMOS-microschakelingen is de grote ingangsimpedantie van deze microschakelingen. Hierdoor kan elke spanning aan zijn ingang worden geïnduceerd, ook die gelijk aan de helft van de voedingsspanning, en daar lange tijd op worden opgeslagen. Wanneer de helft van het vermogen wordt geleverd aan de ingang van het CMOS-element, openen de transistors zowel in de boven- als onderarmen van de uitgangstrap, met als resultaat dat de microschakeling onaanvaardbaar hoge stroom begint te verbruiken en kan falen. Uitgang: CMOS digitale ingangen mogen nooit onaangesloten blijven!

Het tweede kenmerk van CMOS-chips is dat ze kunnen werken met uitgeschakelde stroom. Vaak werken ze echter niet correct. Deze functie hangt samen met het ontwerp van de ingangstrap. Het volledige schakelschema van de CMOS-omvormer is weergegeven in figuur 7.

Diodes VD1 en VD2 werden geïntroduceerd om de ingangstrap te beschermen tegen uitval door statische elektriciteit. Tegelijkertijd, wanneer een CMOS-microschakeling met hoog potentieel aan de ingang wordt geleverd, zal deze de voedingsbus van de microschakeling binnenkomen via de VD1-diode, en aangezien deze een vrij kleine stroom verbruikt, zal de CMOS-microschakeling beginnen te werken. In sommige gevallen is deze stroom echter niet voldoende om de microschakelingen van stroom te voorzien. Als gevolg hiervan werkt de CMOS-chip mogelijk niet goed. Uitgang: als de CMOS-chip niet goed werkt, controleer dan zorgvuldig de voeding van de chip, vooral het lichaam leidt. Met een slecht gesoldeerd negatief uitgangsvermogen, zal het potentiaal ervan verschillen van het potentiaal van de gemeenschappelijke draad van het circuit.

Het vierde kenmerk van &mdash CMOS-microschakelingen is de stroom van gepulseerde stroom door het stroomcircuit wanneer het overschakelt van nul naar enkelvoudige toestand en vice versa. Als gevolg hiervan neemt het ruisniveau sterk toe bij het overschakelen van TTL-microschakelingen naar CMOS-analoge microschakelingen. In sommige gevallen is dit belangrijk, en moet men afzien van het gebruik van CMOS-microschakelingen ten gunste van of BICMOS-microschakelingen.

CMOS logische niveaus

De logische niveaus van CMOS-microschakelingen verschillen aanzienlijk van . Bij afwezigheid van laadstroom is de spanning aan de uitgang van de CMOS-microschakeling gelijk aan de voedingsspanning (logisch niveau één) of met het potentiaal van de gemeenschappelijke draad (logisch niveau nul). Met een toename van de belastingsstroom kan de spanning van een logische eenheid afnemen tot 2,8V (U p \u003d 15V) van de voedingsspanning. Het toelaatbare spanningsniveau aan de uitgang van een digitale CMOS-microschakeling (reeks K561-microschakelingen) met een voeding van vijf volt wordt weergegeven in figuur 8.

Zoals eerder vermeld, is de spanning aan de ingang van een digitale microschakeling, vergeleken met de uitgang, meestal binnen grote grenzen toegestaan. Voor CMOS-chips hebben we een marge van 30% afgesproken. De grenzen van de niveaus van logische nul en één voor CMOS-microschakelingen met een voeding van vijf volt worden weergegeven in figuur 9.

Wanneer de voedingsspanning daalt, kunnen de grenzen van logisch nul en logisch één op precies dezelfde manier worden bepaald (de voedingsspanning delen door 3).

CMOS-families

De eerste CMOS-microschakelingen hadden geen beschermende diodes aan de ingang, dus hun installatie leverde aanzienlijke problemen op. Dit is een familie van microschakelingen uit de K172-serie. De volgende verbeterde familie van K176 CMOS-chips ontving deze beveiligingsdiodes. Zelfs vandaag de dag is het heel gewoon. De K1561-serie voltooit de ontwikkeling van de eerste generatie CMOS-chips. In deze familie werd een snelheid van 90 ns en een voedingsspanningsbereik van 3 ... 15V bereikt. Aangezien buitenlandse apparatuur momenteel wijdverbreid is, zal ik een buitenlandse analoog van deze CMOS-microschakelingen geven - C4000B.

Een verdere ontwikkeling van CMOS-chips was de SN74HC-serie. Deze microschakelingen hebben geen binnenlandse analoog. Ze hebben een snelheid van 27 ns en kunnen werken in het spanningsbereik van 2 ... 6 V. Ze vallen in pinout en functionele reeksen samen met, maar zijn niet compatibel met hen in termen van logische niveaus, daarom CMOS-microschakelingen van de SN74HCT series werden gelijktijdig ontwikkeld (binnenlands analoog - K1564), compatibel met TTL-chips en logische niveaus.

Op dat moment was er een overgang naar een drie volt voeding. Hiervoor zijn SN74ALVC CMOS-microschakelingen ontwikkeld met een signaalvertragingstijd van 5,5 ns en een voedingsbereik van 1,65 ... 3,6 V. Dezelfde microschakelingen kunnen werken op een voeding van 2,5 volt. In dit geval neemt de signaalvertragingstijd toe tot 9 ns.

De meest veelbelovende familie van CMOS-microschakelingen wordt momenteel beschouwd als de SN74AUC-familie met een signaalvertragingstijd van 1,9 ns en een voedingsbereik van 0,8 ... 2,7 V.

CMOS (complementary metal-oxide-halfgeleiderstructuur) is een technologie voor het bouwen van elektronische schakelingen. In een meer algemeen geval - CMDP (metaal-diëlektrische halfgeleiderstructuur). Een onderscheidend kenmerk van CMOS-circuits in vergelijking met bipolaire technologieën (TTL, ECL, enz.) is het zeer lage stroomverbruik in statische modus (in de meeste gevallen kan worden aangenomen dat energie alleen wordt verbruikt tijdens schakeltoestanden )

De overgrote meerderheid van moderne logische circuits, inclusief processors, gebruiken CMOS-circuits. CMOS-technologie maakt gebruik van veldeffecttransistoren met geïsoleerde poorten met kanalen met verschillende geleidbaarheid.

In apparaten op basis van CMOS-chips zijn maatregelen om chatter tegen te gaan, bekend uit ervaring met TTL-chips, goed toepasbaar, bijvoorbeeld het inschakelen van een statische trigger op twee NAND- of NOR-elementen. De extreem hoge ingangsimpedantie van CMOS-chips (in de orde van honderden en duizenden megaohm) en de relatief hoge uitgangsimpedantie (honderden ohm - een kiloohm) maken het echter mogelijk om debounce-circuits te vereenvoudigen door weerstanden te elimineren. Een variant van de schakeling is een apparaat dat op slechts één niet-inverterend logisch element is gemonteerd.

Hier moeten enkele woorden worden gezegd over niet-inverterende logische elementen van de CMOS-serie. De meeste logische elementen van deze reeksen zijn inverterend. Zoals hierboven vermeld, dienen microschakelingen met de letters "PU" in hun aanduiding om CMOS-microschakelingen te matchen met TTL-microschakelingen. Om deze reden kunnen hun uitgangsstromen, wanneer de voedingsspanning wordt toegepast op hun uitgangen of wanneer de uitgangen zijn aangesloten op een gemeenschappelijke draad in het apparaat volgens de schema's, vele tientallen milliampère bereiken, wat een negatieve invloed heeft op de betrouwbaarheid van de apparaten en kan dienen als een krachtige bron van interferentie. De grote ingangsimpedantie van CMOS-chips maakt het in sommige gevallen mogelijk om te doen zonder actieve elementen om chatter te onderdrukken.

De meest veelbelovende series zijn gemaakt op complementaire MOS-transistoren (CMOS) (K176, K564, etc.). Er zitten geen belastingsweerstanden in en MOS-transistoren met verschillende elektrische geleidbaarheid van de kanalen fungeren als sleutels. Wanneer de poortspanning groter is dan de drempel, wordt voor transistors met een kanaal van een bepaald type de bijbehorende transistor ontgrendeld en de andere vergrendeld. Bij een andere waarde die groter is dan de drempel voor transistors met elektrische geleidbaarheid van het tegenovergestelde type, worden de ontgrendelde en vergrendelde transistoren omgekeerd. Dergelijke structuren werken met succes wanneer de voedingsspanning verandert over een breed bereik (van 3 tot 15 V), wat onbereikbaar is voor logische elementen die weerstanden bevatten. In de statische modus, met een grote belastingsweerstand, verbruiken CMOS-logische elementen praktisch geen stroom.

Ze worden ook gekenmerkt door: de stabiliteit van de ingangssignaalniveaus en het kleine verschil met de voedingsspanning; hoge ingangs- en lage uitgangsweerstand; goede ruisimmuniteit; gemak van matching met microschakelingen van andere series.

CMOS-logische elementen die de 3 NAND-functie uitvoeren. Het maakt gebruik van transistors met een geïnduceerd kanaal. Transistors VT1-VT3 hebben een kanaal van het -type en zijn open wanneer de poortspanning bijna nul is. De transistoren zijn van het kanaaltype en zijn open bij poortspanningen groter dan de drempelwaarde.

Bij een nul-ingangssignaal is minimaal één van de ingangen van het logische element open, is een van de transistoren open en is de uitgangsspanning gelijk aan E. En alleen als alle ingangen een logisch eenheidssignaal hebben (meestal gelijk aan E), zijn alle transistoren VT1 zijn gesloten en in tier ingeschakelde transistors zijn open. De uitgangsspanning is gelijk aan de potentiaal van de gemeenschappelijke bus (logische 0). Zo maakte de combinatie van een trapsgewijze verbinding van transistoren met kanalen met één type elektrische geleidbaarheid en een parallelle verbinding van transistors met kanalen van een ander type elektrische geleidbaarheid het mogelijk om de NAND-functie te implementeren.

Als de groepen gelaagde en parallel geschakelde transistoren worden verwisseld, wordt een element geïmplementeerd dat de functie vervult. Het werkt hetzelfde als de vorige. Transistors zijn aan als hun poorten logisch 1 zijn en uit als hun ingangen logisch 0 zijn.

Uit de beschouwde circuits blijkt dat in de statische modus een van de in serie geschakelde transistoren altijd gesloten is en de andere open. Omdat een gesloten transistor een hoge weerstand heeft, wordt de stroom in het circuit alleen bepaald door kleine waarden van lekstromen en verbruikt de microschakeling praktisch geen elektrisch vermogen.

Als basisomvormer wordt meestal een schakeling gebruikt die aan de ingang van de LE is geïnstalleerd. Om doorslag van de oxidefilm onder de poorten van MOS-transistoren te voorkomen, wordt het invertercircuit meestal aangevuld met diodes die beschermende functies vervullen. De tijdconstante van deze componenten is ongeveer 10 ns. Daarom verandert hun introductie de dynamische kenmerken van logische elementen niet significant. Wanneer statische spanningen van een of andere polariteit het ingangscircuit binnenkomen, openen de corresponderende diodes en kortsluiten een statische ladingsbron naar het voedingscircuit. De weerstand, die samen met de barrièrecapaciteiten van de diodes een integrerende schakeling vormt, reduceert de snelheid waarmee de poortspanning toeneemt tot een waarde waarbij de dioden VD2, VD3 tijd hebben om te openen.

Als de spanningsbron een lage interne weerstand heeft, zal er een grote voorwaartse stroom door de diode vloeien. Daarom moet bij het inschakelen van apparatuur met dergelijke logische elementen de voedingsspanning worden toegepast vóór het ingangssignaal en bij het uitschakelen omgekeerd. In die gevallen waar enige prestatievermindering acceptabel is, kunnen weerstanden in het ingangscircuit worden opgenomen om de ingangsstroom op het niveau te beperken.

In een aantal microschakelingen zijn, om de steilheid van de overdrachtsfunctie te vergroten en de belastingscapaciteit te vergroten, een of twee extra inverters aangesloten op de uitgang van de inverter van het logische element. De transistoren van de extra omvormer hebben een verhoogd vermogen. Hierdoor wordt een afname van de weerstand van de kanalen van de open uitgangstransistors van de omvormer van kOhm tot kOhm geboden. Deze uitgangsweerstandswaarden maken het mogelijk om geen stroombeperkende weerstanden in de uitgangscircuits te introduceren die beschermen tegen kortsluiting aan de uitgang.

In logische elementen zijn CMOS-elementen met drie stabiele toestanden uiterst eenvoudig te implementeren. Om dit te doen, zijn twee complementaire transistoren die worden bestuurd door inverse signalen, in serie geschakeld met de invertertransistors. Als de transistoren gesloten zijn wanneer de signalen worden aangeboden, is de uitgangsweerstand van de inverter groot (de inverter bevindt zich in de derde hoogohmige toestand).

De derde toestand is beschikbaar voor individuele microschakelingen, bijvoorbeeld voor logische elementen van het type, evenals voor complexe functionele eenheden van de CMOS-serie.

Coördinatie van TTL-logische elementen met CMOS-logische elementen kan op verschillende manieren worden uitgevoerd:

1) voed de CMOS logische elementen met lage spanningen, waarbij de signalen van de TTL logische elementen de transistors van de CMOS logische elementen schakelen;

2) gebruik open-collector TTL-logische elementen, waarvan het uitgangscircuit een weerstand bevat die is aangesloten op een extra spanningsbron;

3) gebruik microchips van niveau-omzetters bij het matchen van CMOS-series met TTL-series en bij het matchen van TTL-series met CMOS-series).

Als het nodig is om het uitgangsvermogen te verhogen, is parallelle aansluiting van meerdere microschakelingen toegestaan. Om interferentie in het stroomcircuit tussen de stroombussen te onderdrukken, wordt een elektrolytische condensator met een capaciteit en parallel daaraan keramische condensatoren met een capaciteit per kast meegeleverd. Deze laatste zijn rechtstreeks aangesloten op de uitgangen van de microschakelingen. Het laadvermogen mag over het algemeen niet worden overschreden. Bij een grotere waarde van de belastingscapaciteit wordt een extra weerstand in serie met de uitgang geïnstalleerd, die de stroom van zijn overontlading beperkt. Bij spanningspieken in het ingangssignaal kan een begrenzingsweerstand met een nominale waarde tot 10 kOhm in serie worden geschakeld met de LE-ingang. Ongebruikte LE-ingangen moeten worden aangesloten op de voedingsbussen of parallel worden geschakeld met de aangesloten ingangen. Anders zijn storingen van het diëlektricum onder de poort en een storing door de sterke invloed van interferentie mogelijk.

Een kortsluiting van de uitgangsklemmen van microschakelingen is toegestaan ​​bij een lage voedingsspanning.

Vermijd statische elektriciteit tijdens opslag en installatie. Daarom worden de conclusies tijdens opslag elektrisch kortgesloten met elkaar. Hun installatie wordt uitgevoerd met de stroomtoevoer uitgeschakeld en het gebruik van armbanden is verplicht, met behulp waarvan het lichaam van elektriciens met de grond is verbonden.

Logische elementen van de CMOS-serie worden veel gebruikt bij de constructie van kosteneffectieve digitale apparaten met lage en gemiddelde snelheid. In de toekomst, naarmate de technologie van hun fabricage verbetert, kunnen ze concurreren met TTL-logische elementen bij het maken van hogesnelheidsapparaten.

Bij het ontwerpen van sondes en kalibrators worden doorgaans korte-pulsgeneratoren gebruikt die een signaal produceren met een breed en uniform spectrum. Met een dergelijk signaal kunt u snel de cascades van radioapparatuur controleren, zowel laagfrequent (LF) als hoogfrequent (HF). Bovendien, hoe korter de pulsduur, hoe beter - het spectrum is breder en uniformer.

Dergelijke generatoren bestaan ​​in de regel uit twee hoofdeenheden: de rechthoekige pulsgenerator zelf en de korte pulsvormer. Ondertussen kunt u het doen zonder een speciale shaper, omdat deze al beschikbaar is in het logische element van de CMOS-microschakeling.

Overweeg het schema

Afbeelding 4- RC-generator

Figuur 4 toont een bekende RC-generator, in dit geval werkend met een frequentie van ongeveer 1000 Hz (dit hangt af van de classificaties van onderdelen R1, C1). Een laagfrequent rechthoekig signaal komt van de uitgang van het DD1.2-element (pin 4) via het R2C3-circuit naar de variabele weerstand R4 - ze passen soepel de amplitude van het signaal aan dat aan het te testen knooppunt wordt geleverd.

De uitvoer van een hoogfrequent signaal (korte pulsen) is enigszins ongebruikelijk - het signaal is afkomstig van een variabele weerstand R3 die is opgenomen in het stroomcircuit van de microschakeling. Door de schuifregelaar van deze weerstand te verplaatsen, wordt het niveau van het hoogfrequente uitgangssignaal soepel aangepast.

Laten we eens kijken naar het werkingsprincipe van een dergelijke shaper volgens een vereenvoudigd diagram van een logisch element van de CMOS-structuur getoond in figuur 5.

Figuur 5 - Vereenvoudigd diagram van een logisch element van een CMOS-structuur

De basis is twee in serie geschakelde veldeffecttransistoren met een geïsoleerde poort en verschillende soorten kanaalgeleiding. Als een weerstand R1 in serie is geschakeld met de transistors en rechthoekige pulsen U1 worden toegepast op de ingang van het element, gebeurt het volgende (Fig. 3). Doordat de duur van het front van de puls niet oneindig klein kan zijn, en ook door de traagheid van de transistoren, zal er op het moment van de actie van het front een moment komen dat beide transistoren open staan staat. De zogenaamde doorstroom zal er doorheen vloeien, waarvan de waarde kan variëren van eenheden tot tientallen milliampères, afhankelijk van het type microschakeling en de spanning van de stroombron. De weerstand genereert korte spanningspulsen U2. Bovendien, zowel ten tijde van de actie van het front, als de recessie.

Met andere woorden, er zal een verdubbeling zijn van de frequentie van de initiële pulsen.

De weerstand van de weerstand mag niet groot zijn om te voorkomen dat de werking van de microschakelingselementen wordt verstoord. Dit betekent dat op de hoogfrequente uitgang een laagohmige belasting met een weerstand van 50...75 Ohm kan worden aangesloten.

Voor de beschouwde generator is de maximale amplitude van de pulsen aan de hoogfrequente uitgang 100 ... 150 mV, en de stroom die door de stroombron wordt verbruikt, is niet groter dan 1,6 mA. De generator is ontworpen voor gebruik bij het testen van AF-versterkers, luidsprekers met drie programma's, radio-ontvangers op de LW- en MW-banden.

CMOS-structuren

Een veldeffecttransistor is een halfgeleiderapparaat waardoor een stroom van hoofdladingsdragers stroomt, gereguleerd door een transversaal elektrisch veld, dat wordt gecreëerd door een spanning die wordt aangelegd tussen de gate en de drain of tussen de gate en de source.

Omdat het werkingsprincipe van veldeffecttransistors is gebaseerd op de beweging van de hoofdladingsdragers van hetzelfde type (elektronen of gaten), worden dergelijke apparaten ook unipolair genoemd, waardoor ze tegenover bipolaire worden geplaatst.

Veldeffecttransistoren worden ingedeeld in apparaten met een controle-pn-overgang en met een geïsoleerde poort, de zogenaamde MIS-transistors ("metal-dielectric-halfgeleider"), die ook wel MOS-transistors ("metal-oxide-halfgeleider") worden genoemd , en de laatste zijn onderverdeeld in transistors met een ingebouwd kanaal en apparaten met een geïnduceerd kanaal.

De belangrijkste parameters van veldeffecttransistoren zijn: ingangsweerstand, interne weerstand van de transistor, ook wel uitgang genoemd, steilheid van de afvoerkarakteristiek, afsnijspanning en enkele andere.

Een veldeffecttransistor met een stuur-pn-overgang is een veldeffecttransistor waarin een halfgeleiderplaat, bijvoorbeeld een n-type, aan tegenovergestelde uiteinden elektroden (drain en source) heeft waarmee deze is verbonden met een gestuurde schakeling . Het stuurcircuit is verbonden met de derde elektrode (gate) en wordt gevormd door een gebied met een ander type geleidbaarheid, in dit geval p-type.

De stroombron in het ingangscircuit creëert een sperspanning op een enkele pn-overgang. De bron van versterkte oscillaties is ook opgenomen in het ingangscircuit. Wanneer de ingangsspanning verandert, verandert de sperspanning op de pn-overgang, en daarom verandert de dikte van de uitgeputte laag (n-kanaal), dat wil zeggen, het dwarsdoorsnede-oppervlak van het gebied waardoor de stroom van de hoofdladingsdragers passen. Dit gebied wordt een kanaal genoemd.

Een onderscheidend kenmerk van de CMOS-structuur in vergelijking met andere MOS-structuren (N-MOS, P-MOS) is de aanwezigheid van zowel n- als p-kanaals veldeffecttransistoren; als gevolg hiervan hebben CMOS-circuits een hogere snelheid en een lager stroomverbruik, maar worden ze gekenmerkt door een complexer productieproces en een lagere pakkingsdichtheid.