Vergelijking van de belangrijkste kenmerken van TTL- en CMOS-microschakelingen. Korte beschrijving van de werkingsprincipes van kmop-elementen

De parameters van moderne CMOS-chips (complementaire MOS-chips) naderen ideaal. Ten eerste ligt de typische statische vermogensdissipatie van een CMOS-chip als gevolg van lekstromen in de orde van 10 nW per poort. Actieve (of dynamische) vermogensdissipatie hangt af van de voedingsspanning, schakelfrequentie, uitgangsbelasting en stijgtijd van het ingangssignaal, maar de typische waarde voor één klep bij een frequentie van 1 MHz en een belasting met een capaciteit van 50 pF doet dat wel. niet groter zijn dan 10 mW.

Ten tweede is de signin CMOS-poorten weliswaar niet nul, maar vrij klein. Afhankelijk van de voedingsspanning ligt de signaalvoortplantingsvertraging voor een typisch element in het bereik van 4 tot 8 ns.

Ten derde worden de stijg- en daaltijden gecontroleerd en vertegenwoordigen ze lineaire in plaats van stapsgewijze functies. Meestal zijn ze 20-40% groter dan detijd.

Tenslotte is een typische ruisimmuniteitswaarde ongeveer 45% van de amplitude van het uitgangssignaal.

Een andere belangrijke factor in het voordeel van CMOS-chips zijn hun lage kosten, vooral bij gebruik in draagbare apparatuur die wordt aangedreven door batterijen met een laag vermogen.

Voedingen in systemen die op CMOS-chips zijn gebouwd, kunnen een laag stroomverbruik hebben en daardoor goedkoop zijn. Vanwege het lage stroomverbruik kan het stroomsubsysteem eenvoudiger en dus goedkoper zijn. Er zijn geen radiatoren en ventilatoren nodig vanwege de lage vermogensdissipatie. Voortdurende verbetering van technologische processen, evenals een toename van de productievolumes en uitbreiding van het assortiment gefabriceerde CMOS-microschakelingen leiden tot een verlaging van hun kosten.

Er zijn veel series CMOS-logica-chips. De eerste daarvan was de K176-serie, daarna K561 (CD4000AN) en KR1561 (CD4000BN), maar de functionele serie kreeg de grootste ontwikkeling in de KR1554 (74ASxx), KR1564 (74HCxx) en KR1594 (74ACTxx) series.

De functionele serie moderne CMOS-microschakelingen van de KR1554-, KR1564- en KR1594-serie bevatten volledig functionele equivalenten van de TTLSH-serie KR1533 (74ALS) en K555 (74LS) microschakelingen, die volledig samenvallen zowel in de uitgevoerde functies als in de pin-out van A.L. Odinets, Minsk, e-mail: [e-mailadres beveiligd](pin-out). Moderne CMOS-microcircuits verbruiken, vergeleken met hun prototypes, de K176- en K561-serie, aanzienlijk minder dynamisch vermogen en presteren vele malen sneller.

Om circuitoplossingen te vereenvoudigen, zijn er CMOS-series ontwikkeld met zowel de ingangsdrempelspanning van TTL-niveaus (KR1594 en enkele andere) als CMOS-niveaus (KR1554, KR1564 en enkele andere). Het bereik van de bedrijfstemperatuur voor microschakelingen voor algemene doeleinden ligt tussen -4О...+85°С en -55...+125°С voor microschakelingen voor speciale doeleinden. Tabel 1 toont een vergelijking van de invoer- en uitvoerkarakteristieken van CMOS- en TTL-chips.

Kenmerken van CMOS-chips

Het doel van dit gedeelte is om de ontwerper van digitale systemen de nodige kennis te verschaffen over hoe digitale CMOS-IC's werken en zich gedragen wanneer ze worden blootgesteld aan verschillende besturingssignalen. Er is heel veel geschreven over de ontwerp- en productietechnologie van CMOS-microschakelingen, dus vandaag zullen we alleen hun circuitontwerpkenmerken beschouwen.

Tabel 1. Vergelijking van elektrische parameters van CMOS- en TTL-circuits

Het basis-CMOS-circuit is de omvormer getoond in Fig. 1. Het bestaat uit twee veldeffecttransistors die in de verrijkingsmodus werken: met een P-type kanaal (bovenste) en een N-type kanaal (onderste). De voedingspinnen zijn als volgt aangeduid: VDD of Vcc voor de positieve pin en Vss of GND voor de negatieve pin. De aanduidingen VDD en Vcc zijn ontleend aan conventionele MOS-circuits en symboliseren de source- en drain-voedingen van de transistors. Ze zijn niet rechtstreeks van toepassing op CMOS-circuits, aangezien de voedingspinnen de bronnen zijn van beide complementaire transistors. De aanduidingen Vss of GND zijn ontleend aan TTL-circuits, en deze terminologie blijft behouden voor CMOS-chips. Vervolgens worden de aanduidingen VCC en GND aangegeven.

Rijst. 1. De eenvoudigste CMOS-omvormer

De logische niveaus in een CMOS-systeem zijn Vcc (logisch "1") en GND (logisch "0"). Omdat de stroom die in de "aan" MOS-transistor vloeit, vrijwel geen spanningsval erover veroorzaakt, en de ingangsweerstand van de CMOS-poort erg hoog is (de ingangskarakteristiek van de MOS-transistor is voornamelijk capacitief en lijkt op zijn stroom-spanningskarakteristiek met een weerstand van 1012 Ohm, overbrugd door een condensator van 5 pF), dan zullen de logische niveaus in het CMOS-systeem vrijwel gelijk zijn aan de spanning van de voeding.

We stellen voor om naar de karakteristieke curven van MOSFET's te kijken om een ​​idee te krijgen van hoe de stijg- en daaltijden, voortplantingsvertragingen en vermogensdissipatie zullen veranderen als gevolg van veranderingen in de voedingsspanning en de belastingscapaciteit.

In afb. Figuur 2 toont de karakteristieke curven van N-kanaal- en P-kanaal-veldeffecttransistors die in de verrijkingsmodus werken.

Uit deze kenmerken volgt een aantal belangrijke conclusies. Beschouw de curve voor een N-kanaaltransistor met een Gate-Source-spanning gelijk aan VGS = 15V. Opgemerkt moet worden dat voor een constante stuurspanning VGS de transistor zich gedraagt ​​als een stroombron bij waarden van VDS (Drain-Source-spanning) groter dan VGS-VT (MOS-transistordrempelspanning). Voor waarden van VDS kleiner dan VGS-VT gedraagt ​​de transistor zich in wezen als een weerstand.

Er moet ook worden opgemerkt dat bij lagere waarden van VGS de curven een soortgelijk karakter hebben, met de uitzondering dat de waarde van IU (Drain-Source current) veel kleiner is, en in feite IU toeneemt in verhouding tot het kwadraat van VGS. De P-kanaaltransistor heeft vrijwel identieke, maar complementaire (complementaire) kenmerken.

Bij het aansturen van een capacitieve belasting met behulp van CMOS-elementen zal de aanvankelijke verandering in de spanning die op de belasting wordt toegepast lineair zijn, vanwege de "stroom"-karakteristiek in de initiële sectie, verkregen door het afronden van de dominante weerstandskarakteristiek wanneer de VDS-waarde weinig van nul verschilt . Met betrekking tot de eenvoudigste CMOS-omvormer getoond in Fig. 1 zal de uitgangsspanning VOUT naar GND neigen, afhankelijk van welke transistor open is: P-kanaal of N-kanaal.

Als Vcc, en dus VGS, wordt verhoogd, moet de inverter een grotere spanningsamplitude over de condensator ontwikkelen. Voor dezelfde spanningstoename neemt de laadcapaciteit van 1U echter scherp toe als het kwadraat van VGS, en daarom nemen de stijgtijden en voortplantingsvertragingen getoond in figuur 1 toe. 3, verlagen.

Het is dus duidelijk dat voor een bepaald ontwerp, en dus een vaste waarde van de belastingscapaciteit, het verhogen van de voedingsspanning de systeemprestaties zal verbeteren. Het verhogen van Vcc verbetert niet alleen de prestaties, maar ook de dynamische vermogensdissipatie van de omvormer, die uit twee componenten bestaat. Ten eerste is dit het vermogen dat wordt verbruikt om het laadvermogen op te laden. Deze component van de vermogensdissipatie is evenredig met de belastingscapaciteit, de schakelfrequentie van de omvormer en het kwadraat van de spanningsval over de belasting.

Rijst. 2. Afhankelijkheid van de uitgangsstroom Ids van de uitgangsspanning voor drie verschillende waarden van de voedingsspanning Voo en de initiële Gate-Source bias Vos

De tweede component van het door de omvormer gedissipeerde vermogen is te wijten aan het feit dat elke keer dat het circuit van de ene toestand naar de andere overschakelt, bij VCC>2VT, kortstondig een doorgaande stroom Isw verschijnt, die van Vcc naar GND vloeit via twee gelijktijdig gedeeltelijk open uitgangen. transistors.

Omdat de drempelspanningen van de transistoren niet veranderen met toenemende Vcc, neemt het ingangsspanningsbereik waarbinnen de bovenste en onderste transistors zich gelijktijdig in een geleidende toestand bevinden toe met toenemende Vcc. Tegelijkertijd levert een grotere waarde van Vcc grotere waarden van de stuurspanningen VGS op, wat ook leidt tot een toename van de stroom Isw. Als de stijgtijd van het ingangssignaal echter nul zou zijn, zou er geen doorstroom door de uitgangstransistoren lopen. Het is duidelijk dat de stijg- en daaltijden van de ingangssignaalflanken op een minimale waarde moeten worden gehouden om de vermogensdissipatie te verminderen.

Laten we eens kijken hoe de overdrachtskarakteristieken van de omvormer afhangen van de voedingsspanning Vcc (pnc. 5). Laten we aannemen dat beide transistors identieke, maar complementaire (onderling complementaire) kenmerken en drempelspanningen hebben. Als Vcc kleiner is dan de drempelspanning 2VT, kan geen van de transistors worden ingeschakeld en bevindt het circuit zich in de uit-status. In afb. Figuur 5a toont een situatie waarin de voedingsspanning exact overeenkomt met de drempelspanning. In dit geval moet het circuit werken met 100% hysteresis. Dit is echter niet precies hysteresis, aangezien beide uitgangstransistors zijn uitgeschakeld en de uitgangsspanning over de poortcapaciteiten stroomafwaarts van de circuits wordt gehandhaafd. Als Vcc zich binnen één of twee drempelspanningen bevindt (Fig. 56), neemt de hoeveelheid “hysteresis” af naarmate Vcc een waarde nadert die gelijk is aan 2VT (Fig. 5c). Bij een spanning Vcc gelijk aan twee drempelspanningen is er geen “hysteresis” en is er ook geen doorstroom door de transistoren op schakelmomenten. Wanneer de waarde van Vcc twee drempelspanningen overschrijdt, beginnen de overdrachtskarakteristieken af ​​te ronden (figuur 5d). Wanneer Vm door het gebied gaat waar beide transistors open zijn, veroorzaken de stromen die in de transistorkanalen vloeien spanningsdalingen, waardoor de karakteristieken worden afgerond.

Wanneer u een CMOS-systeem voor ruisimmuniteit overweegt, moet u ten minste twee kenmerken in gedachten houden: ruisimmuniteit en ruismarge.

Rijst. H. Meten van stijg- en daaltijden en voortplantingsvertragingen in een CMOS-systeem

Moderne CMOS-circuits hebben een typische ruisimmuniteitswaarde van 0,45 Vcc. Dit betekent dat een vals ingangssignaal dat met een hoeveelheid gelijk aan 0,45Vcc of minder verschilt van Vcc of GND, zich niet als een defect logisch niveau door het systeem zal voortplanten. Typisch verandert een dergelijk signaal de uitgangsstatus van het logische element niet. In een flip-flop zal bijvoorbeeld een valse ingangsklokpuls met een amplitude van 0,45 Vcc zijn toestand niet veranderen.

Dit betekent niet dat er helemaal geen signaal aan de uitgang van de schakeling zal verschijnen. Als gevolg van de invloed van het stoorsignaal zal er inderdaad een uitgangssignaal verschijnen aan de uitgang van de omvormer, maar dit zal in amplitude verzwakt zijn. Terwijl het zich door een digitaal systeem voortplant, wordt het signaal door daaropvolgende circuits verder verzwakt totdat het volledig verdwijnt.

Rijst. 4. Gegarandeerde marge van ruisimmuniteit van het CMOS-circuit in het temperatuurbereik als functie van de voedingsspanning V

De fabrikant van de CMOS-chip garandeert bovendien een ruismarge van 1V over het gehele bereik van voedingsspanningen en temperaturen en voor elke combinatie van ingangen. Dit is slechts een afwijking van de ruisimmuniteitskarakteristiek. Met andere woorden, uit deze karakteristiek volgt dat als het uitgangssignaal van de schakeling, uitgedrukt in volt, binnen 0,1 Vcc van de waarde van het overeenkomstige logische niveau (“nul” of “één”) moet liggen, het ingangssignaal niet mag overschrijd de waarde 0,1 Vcc plus 1V boven het grondniveau of onder het vermogensniveau. Grafisch is deze situatie weergegeven in figuur 2. 4.

Voor standaard TTL-circuits is de ruisimmuniteitsmarge bijvoorbeeld 0,4 V (Fig. 6).

Analyse van de toepassingskenmerken van CMOS-chips

Fig.5 Overdrachtskarakteristieken voor verschillende waarden van voedingsspanning Vcc

In deze sectie worden verschillende situaties besproken die zich voordoen bij het ontwikkelen van digitale systemen met behulp van CMOS-chips: ongebruikte ingangen, parallelle aansluiting van elementen om de laadcapaciteit te vergroten, bedrading van databussen, coördinatie met logische elementen van andere families.

Rijst. 6. Gegarandeerde waarden van het spanningsbereik op logisch niveau voor TTL-circuits over een temperatuurbereik als functie van de voedingsspanning V

Ongebruikte pinnen of, eenvoudiger gezegd, ongebruikte ingangen mogen niet onaangesloten blijven. Vanwege de zeer hoge ingangsweerstand (1012 ohm) kan de zwevende ingang schommelen tussen logisch nul en logisch één, waardoor onvoorspelbaar circuituitgangsgedrag en daarmee samenhangende systeemproblemen ontstaan. Alle ongebruikte ingangen moeten worden aangesloten op de stroomrail, de "gemeenschappelijke" draad of een andere bruikbare ingang. De keuze voor de oplossing is niet toevallig, omdat er rekening moet worden gehouden met de mogelijke impact op de uitgangsbelastingscapaciteit van het circuit. Beschouw bijvoorbeeld een 4I-NOT-poort met vier ingangen, gebruikt als een logische 2I-NOT-poort met twee ingangen. De interne structuur ervan wordt getoond in Fig. 7.

Laat ingangen A en B ongebruikte ingangen zijn. Als de ongebruikte ingangen zijn aangesloten op een vast hoog logisch niveau, worden ingangen A en B verbonden met de voedingsbus om de resterende ingangen te laten werken. Hierdoor worden de onderste A- en B-transistors ingeschakeld en de overeenkomstige bovenste A en B uitgeschakeld. In dit geval kunnen niet meer dan twee bovenste transistors tegelijkertijd worden ingeschakeld. Als ingangen A en B echter zijn verbonden met ingang C, verdrievoudigt de ingangscapaciteit, maar elke keer dat ingang C naar logisch nul gaat, worden de bovenste transistoren A, B en C ingeschakeld, waardoor de waarde van de maximale uitgangsstroom bij logisch nul wordt verdrievoudigd. een. Als ingang D ook een logisch nulniveau ontvangt, worden alle vier de bovenste transistoren ingeschakeld. Het verbinden van ongebruikte ingangen van een NAND-element met de voedingsbus (OF-NIET met de "gemeenschappelijke" draad) zal ze dus inschakelen, maar het verbinden van ongebruikte ingangen met andere gebruikte ingangen garandeert een toename van de uitgangsstroom van de logische "één". ”-niveau, in het geval van een element AND-NOT (of de inkomende uitgangsstroom op het niveau van logisch “nul” in het geval van een OR-NOT-element).

Bij in serie geschakelde transistors neemt de uitgangsstroom niet toe. Gegeven deze omstandigheid kan een logisch element met meerdere ingangen worden gebruikt om rechtstreeks een krachtige belasting te besturen, bijvoorbeeld een relaisspoel of een gloeilamp.

Afhankelijk van het type logisch element garandeert het combineren van ingangen een toename van de belastingscapaciteit voor lek- of zinkstromen, maar niet voor beide tegelijk. Om een ​​toename van de twee uitgangsstromen te garanderen, is het noodzakelijk om meerdere logische elementen parallel aan te sluiten (Fig. 8). In dit geval wordt een toename van het laadvermogen bereikt door de parallelle aansluiting van verschillende transistorketens (Fig. 7), waardoor de overeenkomstige uitgangsstroom toeneemt.

Rijst. 7. Logisch element met vier ingangen 4I-NOT, onderdeel van de KR1561LA1-microschakeling

Er zijn twee hoofdmethoden voor het bedraden van databussen. De eerste methode is een parallelle verbinding van conventionele CMOS-bufferelementen (bijvoorbeeld K561LN2). En de tweede methode die de meeste voorkeur verdient, is het verbinden van elementen met drie uitgangstoestanden.

Het artikel werd aangeleverd door de redactie van het tijdschrift Electronics. Andere artikelen uit het tijdschrift Electronics kunt u lezen

Het belangrijkste algemene kenmerk van TTL is het gebruik van bipolaire transistors, en de structuur is alleen p-p-p. CMOS is, zoals de naam al aangeeft, gebaseerd op veldeffecttransistors met een geïsoleerde poort van de MOS-structuur, en complementair, dat wil zeggen van beide polariteiten - beide met een w- en een /^-kanaal. Het circuitontwerp van fundamentele TTL- en CMOS-logische elementen wordt getoond in Fig. 15.1. In het Westen worden ze ook wel kleppen genoemd - aan het einde van het hoofdstuk zullen we zien hoe deze naam gerechtvaardigd kan worden.

We hebben de TTL-transistor met meerdere emitters al in hoofdstuk I getekend - hij kan zoveel emitters hebben als je wilt (in de praktijk maximaal acht), en het element zal dan het overeenkomstige aantal ingangen hebben. Als een van de emitters van transistor VT1 wordt kortgesloten met aarde, zal de transistor openen en zal de faseverschuivende transistor VT2 (de werking ervan kennen we uit figuur 6.8) sluiten. Dienovereenkomstig zal de uitgangstransistor VT3 openen en VT4 sluiten, de uitgang zal een hoog logisch niveau hebben, of een logisch één niveau. Als alle emitters zijn aangesloten op een hoog potentieel (of gewoon in de lucht "hangen"), dan zal de situatie het tegenovergestelde zijn: VT2 zal openen met stroom door de basis-collectorovergang VT1 (dit inschakelen van de transistor wordt genoemd “inverse”), en de uitgang wordt op nul gezet vanwege de open transistor VT4. Zo'n TTL-element zal de functie "AND-NOT" uitvoeren (logische nul aan de uitgang alleen als alle ingangen één zijn).

TTL

De eindtrap van het TTL-element is een soort complementaire (“push-pull”) klasse B-trap, bekend van analoge versterkers (zie figuur 8.2). Het reproduceren van pnp-transistors bleek echter te moeilijk voor TTL-technologie, daarom wordt een dergelijke cascade ook pseudo-complementair genoemd: de bovenste transistor VT3 werkt in de emittervolgermodus en de onderste werkt in een gemeenschappelijk emittercircuit.

Rijst. 15.1. Circuits van basis TTL- en CMOS-elementen

Overigens merken we op dat vanwege de onbeschikbaarheid van p-w-p-transistors, het reproduceren van het “OR”-circuit voor TTL-technologie een moeilijke noot bleek te zijn om te kraken, en dat het circuitontwerp behoorlijk verschilt van dat getoond in Fig. 15.1 basisschema van het “EN-NIET”-element.

Aantekeningen in de marges

In de begindagen van de transistortechnologie werden pseudo-complementaire trappen gebruikt, vergelijkbaar met de TTL-eindtrap - oh horror! - om het geluid te verbeteren. Deze constructie gaf aanleiding tot talloze pogingen om logische elementen, die in wezen een versterker zijn met een vrij grote (enkele tientallen) versterking, aan te passen om analoge signalen te versterken. Het behoeft geen betoog dat de resultaten behoorlijk desastreus waren, zelfs met een CMOS-element dat veel symmetrischer is opgebouwd.

Zoals uit het diagram blijkt, is het TTL-element aanzienlijk asymmetrisch in zowel de ingangen als de uitgangen. Aan de ingang moet de logische nulspanning vrij dicht bij aarde liggen; wanneer de spanning aan de emitter ongeveer 1,5 V bedraagt ​​(bij een standaard TTL-voeding van 5 V), is de ingangstransistor al uitgeschakeld. Bovendien is het bij het toepassen van nul noodzakelijk om de verwijdering van een vrij aanzienlijke basis-emitterstroom te garanderen - ongeveer 1,6 mA voor een standaardelement. Daarom is voor TTL-elementen altijd het maximale aantal van dergelijke andere elementen dat tegelijkertijd op de uitgang is aangesloten. gespecificeerd (standaard - niet meer dan een dozijn). Tegelijkertijd wordt er mogelijk helemaal geen logische ingang aan de ingangen geleverd. In de praktijk zou het echter moeten worden geleverd - volgens de regels moeten ongebruikte TTL-ingangen via weerstanden van 1 kOhm op de voeding worden aangesloten.

Aan de uitgang is het nog erger: de logische nulspanning wordt geleverd door een open transistor en ligt inderdaad vrij dicht bij nul - zelfs met een belasting in de vorm van een tiental ingangen van andere soortgelijke elementen overschrijdt deze de 0,5 V niet, en de normen voor een TTL-signaal schrijven een waarde voor van maximaal 0,8 V. Maar de spanning van de logische eenheid ligt vrij ver van de voeding en is bij een voeding van 5 V in het beste geval (onbelast) van 3,5 tot 4 V, maar in de praktijk schrijven de normen een waarde van 2,4 V voor.

Dit balanceren van tienden van een volt (nulspanning 0,8 V, schakeldrempelspanning van 1,2 naar 2 V, eenheidsspanning 2,4 V) leidt ertoe dat alle TTL-microcircuits kunnen werken in een vrij smal bereik van voedingsspanningen - bijna van 4,5 tot 5,5 V, velen zelfs van 4,75 tot 5,25 V, dat is 5 V ±5%. De maximaal toegestane voedingsspanning voor verschillende TTL-series ligt tussen 6 en 7 V, en wanneer deze wordt overschreden, branden ze meestal met een heldere vlam. Een lage en asymmetrische waarde ten opzichte van de voedingsdrempel van het element leidt ook tot een slechte immuniteit tegen ruis.

Het grootste (en zelfs ernstiger dan de andere) nadeel van TTL is het hoge verbruik - tot 2,5 mA per dergelijk element, dit houdt geen rekening met de stromen aan de ingang en het belastingsverbruik aan de uitgang. Je moet je dus afvragen waarom TTL-chips die veel basiselementen bevatten, zoals tellers of registers, geen koelradiator nodig hebben. De combinatie van lage ruisimmuniteit met een hoog verbruik is een nogal explosief mengsel, en bij bedradingsborden met TTL-microcircuits moet je in elke behuizing een ontkoppelcondensator installeren. Al het bovenstaande samen zou ons al lang geleden hebben gedwongen de TTL-technologie helemaal achterwege te laten, maar tot enige tijd hadden ze één onmiskenbaar voordeel: hoge prestaties, die voor het basiselement in de vorm getoond in Fig. 15.1, kan tientallen megahertz bereiken.

Vervolgens verliep de ontwikkeling van TTL langs de lijnen van het verminderen van het verbruik en het verbeteren van de elektrische eigenschappen, voornamelijk door het gebruik van de zogenaamde. Schottky-juncties, waarop de spanningsval 0,2-0,3 V kan zijn in plaats van de gebruikelijke 0,6-0,7 V (TTLSh-technologie, aangeduid met de letter S in de naam van de serie, de binnenlandse analoog is de 531- en 530-serie). De basistechnologie die de basis vormde van de 74-serie, wijdverbreid in de jaren zestig en zeventig, zonder extra letters in de aanduiding (analogen zijn de beroemde binnenlandse series 155 en 133), wordt nu praktisch niet gebruikt. TTL-chips kunnen nu worden geselecteerd uit de energiezuinige 74LSxx-serie (555- en 533-serie) of de snelle 74Fxx-serie (1531-serie). Bovendien is het verbruik van de laatste vrijwel gelijk aan het verbruik van de oude basisserie bij hogere (tot 125 MHz) snelheid, maar bij de eerste is het andersom: de prestaties blijven op het basisniveau, maar het stroomverbruik wordt drie tot vier keer verminderd.

CMOS

CMOS-elementen komen veel dichter bij het idee van wat een ideaal logisch element zou moeten zijn. Om te beginnen, zoals blijkt uit Fig. 15.1 zijn ze praktisch symmetrisch, zowel qua invoer als uitvoer. Een open veldeffecttransistor aan de uitgang (ofwel een /?-type voor een logische nul, ofwel een -type voor een logische nul) is in feite, zoals we weten.

gewoon weerstand, die voor conventionele CMOS-elementen kan variëren van 100 tot 300 Ohm (met “conventionele” of “klassieke” CMOS bedoelen we hier de 4000A- of 4000V-serie, zie hieronder). Voor extra symmetrie worden meestal twee omvormers, vergelijkbaar met die getoond in Fig., in serie aan de uitgang geplaatst. 15.1 aan de rechterkant (is het misschien jammer voor transistors als het verbruik niet toeneemt?). Daarom wordt de uitvoer niet beïnvloed door het feit dat er in de onderarm voor het "AND-NOT" -circuit twee van dergelijke transistoren in serie staan.

Voor het "OF" -circuit zullen dergelijke transistors zich in de bovenarm bevinden - het is volledig symmetrisch ten opzichte van het "AND" -circuit, wat ook een pluspunt is van CMOS-technologie vergeleken met TTL. Houd er ook rekening mee dat de uitgangstrap van de omvormer niet is gebouwd volgens een "push-pull"-trapcircuit, dat wil zeggen dat dit geen stroomspanningsvolgers zijn, maar transistors in een circuit met een gemeenschappelijke bron, verbonden door drains, waardoor u een extra spanningsversterking verkrijgen.

In de praktijk leiden de ontwerpkenmerken van het element ertoe dat in CMOS-microschakelingen:

Aan de onbelaste uitgang is de logische één-spanning bijna gelijk aan de voedingsspanning, en de logische nul-spanning is bijna gelijk aan de aardpotentiaal;

De schakeldrempel ligt dicht bij de helft van de voedingsspanning;

De ingangen verbruiken vrijwel geen stroom, aangezien het geïsoleerde poorten van MOS-transistors zijn;

In de statische modus verbruikt het hele element ook geen stroom van de voeding.

Uit het laatste standpunt volgt dat een circuit van enige mate van complexiteit, gebouwd met behulp van CMOS-elementen, in een "bevroren" toestand en zelfs bij lage werkfrequenties, niet meer dan een dozijn of twee kilohertz, vrijwel geen energie verbruikt! Vanaf hier wordt duidelijk hoe trucs als polshorloges, die jarenlang op een kleine batterij kunnen werken, of de slaapmodus van microcontrollers, waarin ze 1 tot 50 μA verbruiken voor alle tienduizenden logische elementen waaruit ze bestaan, mogelijk werd.

Een ander gevolg van de bovengenoemde kenmerken is een uitzonderlijke ruisimmuniteit, waarbij de helft van de voedingsspanning wordt bereikt. Maar dat zijn niet alle voordelen. CMOS-microschakelingen uit de "klassieke" serie kunnen werken in het voedingsspanningsbereik van 2 tot 18 V, en moderne hogesnelheidsmicroschakelingen - van 2 tot 7 V. Het enige dat in dit geval gebeurt is

Wanneer de stroomvoorziening behoorlijk sterk daalt, nemen de prestaties af en gaan sommige andere kenmerken achteruit.

Bovendien werken CMOS-uitgangstransistors, net als alle andere veldeffecttransistoren, als stroombronnen bij overbelasting (bijvoorbeeld in kortsluitmodus) - bij een voedingsspanning van 15 V zal deze stroom ongeveer 30 mA zijn, bij 5 V - ongeveer 5 mA. Bovendien kan dit in principe de werkingsmodus van dergelijke elementen op de lange termijn zijn; het enige dat moet worden gecontroleerd, is of de waarde van de totale toegestane stroom door het uitgangsvermogen, die gewoonlijk ongeveer 50 mA bedraagt, niet gelijk is. overschreden. Dat wil zeggen dat u mogelijk het aantal uitgangen moet beperken dat tegelijkertijd is aangesloten op een belasting met lage impedantie. Uiteraard wordt er in deze modus niet gesproken over logische niveaus, alleen over de inkomende of uitgaande stroom.

En hier komen we bij het grootste nadeel van de “klassieke” CMOS-technologie: lage prestaties vergeleken met TTL. Dit komt door het feit dat de geïsoleerde poort van de MOS-transistor een condensator is met een vrij grote capaciteit - in het basiselement tot 10-15 pF. Samen met de uitgangsweerstandsimpedantie van het vorige circuit vormt een dergelijke condensator een laagdoorlaatfilter. Meestal wordt niet alleen rekening gehouden met de frequentie-eigenschappen, maar ook met de vertragingstijd van de signaalvoortplanting naar één logisch element. De vertraging treedt op vanwege het feit dat de voorkant van het signaal niet strikt verticaal is, maar schuin staat, en dat de uitgangsspanning pas begint te stijgen (of dalen) wanneer de ingangsspanning een significante waarde bereikt (idealiter de helft van de voedingsspanning). . De vertragingstijd kon in vroege CMOS-series 200-250 ns bereiken (vergelijk: de basis-TTL-serie heeft slechts 7,5 ns). In de praktijk bedraagt ​​de maximale werkfrequentie van "klassieke" CMOS bij een voedingsspanning van 5 V niet meer dan 1-3 MHz; probeer een rechthoekige signaalgenerator te bouwen met behulp van logische elementen met behulp van een van de circuits die in hoofdstuk 16 worden besproken , en je zult zien dat de golfvorm al bij een frequentie van 1 MHz op een sinusgolf zal lijken in plaats van op een rechthoek.

Een ander gevolg van de aanwezigheid van een hoge ingangscapaciteit is dat bij het schakelen een stroompuls deze capaciteit lijkt op te laden, dat wil zeggen: hoe hoger de werkfrequentie, hoe meer de microschakeling verbruikt, en er wordt aangenomen dat bij maximale werkfrequenties het verbruik ervan kan worden vergeleken met het verbruik van TTL (tenminste TTL-serie 74LS). De zaak wordt nog verergerd door het feit dat het element, als gevolg van langdurige pulsfronten, geruime tijd in een actieve toestand blijft wanneer beide uitgangstransistoren enigszins open zijn (dat wil zeggen dat het zogenaamde "doorstroomeffect" optreedt). .

Deze zelfde aanscherping van de fronten in combinatie met een hoogohmige ingang leidt tot een afname van de ruisimmuniteit bij het schakelen - als hoogfrequente interferentie aan het signaalfront "zit", kan dit leiden tot meervoudig schakelen van de uitgang, zoals bij de geval met een comparator (zie hoofdstuk 13). Om deze reden geven specificaties voor microschakelingen vaak de gewenste maximale duur van de flanken van het stuursignaal aan.

In moderne CMOS zijn echter, in tegenstelling tot de “klassieke” CMOS, de meeste nadelen die gepaard gaan met lage prestaties overwonnen (zij het door het toegestane bereik van de voeding te verkleinen). Meer details over de CMOS-serie worden hieronder beschreven, maar voor nu nog een paar woorden over de kenmerken van deze microschakelingen.

De ongebruikte ingangen van het CMOS-element moeten ergens worden aangesloten - met aarde of met stroom (er zijn geen weerstanden nodig, omdat de ingang geen stroom verbruikt), of gecombineerd met een aangrenzende ingang - anders zal interferentie bij zo'n hoogohmige ingang optreden. de werking van het circuit volledig verstoren. Om het verbruik te verminderen, moet dit bovendien ook worden gedaan met betrekking tot ongebruikte elementen in hetzelfde geval (maar natuurlijk niet voor alle ongebruikte terminals). De “kale” CMOS-ingang kan, vanwege zijn hoge weerstand, ook de oorzaak zijn van een verhoogde “sterfte” van chips bij blootstelling aan statische elektriciteit, maar in de praktijk worden de ingangen altijd overbrugd met diodes, zoals weergegeven in Fig. 11.4. De toegestane stroom door deze diodes staat ook vermeld in de specificaties.

Het fundamentele verschil tussen CMOS-circuits en nMOS-technologie is de afwezigheid van actieve weerstanden in het circuit. Op elke ingang van het circuit is een paar transistors met een ander type kanaal aangesloten. Transistoren met een p-type kanaal zijn door het substraat met de stroombron verbonden, dus de vorming van een kanaal daarin zal plaatsvinden wanneer het potentiaalverschil tussen het substraat en de poort voldoende groot is en de potentiaal aan de poort negatief moet zijn ten opzichte van het substraat. Deze toestand wordt verzekerd door aardpotentiaal op de poort aan te leggen (d.w.z. logisch 0). Transistors met een n-type kanaal zijn door het substraat met aarde verbonden, dus de vorming van een kanaal daarin zal plaatsvinden wanneer een stroombronpotentiaal op de poort wordt aangelegd (dat wil zeggen logisch 1). Het gelijktijdig toepassen van een logische nul of een logische één op dergelijke paren transistors met verschillende soorten kanalen leidt tot het feit dat één transistor van het paar noodzakelijkerwijs open zal zijn en de andere gesloten. Dit schept voorwaarden voor het aansluiten van de uitgang op een stroombron of op aarde.

Dus in het eenvoudigste geval zal voor het invertercircuit (Fig. 16.10) bij A = 0 transistor VT1 open zijn en VT2 gesloten. Bijgevolg zal de uitgang van circuit F via kanaal VT1 worden verbonden met de stroombron, wat overeenkomt met de toestand van een logische eenheid: F=1. Bij A=1 zal transistor VT1 gesloten zijn (de poort en het substraat hebben dezelfde potentiaal) en zal VT2 open zijn. Daarom zal de uitgang van circuit F via het kanaal van transistor VT2 met aarde worden verbonden. Dit komt overeen met een logische nultoestand: F=0.

Logische optelling (Fig. 16.11) wordt uitgevoerd door de p-kanalen van transistors VT1 en VT2 in serie te verbinden. Wanneer er tenminste één unit wordt geleverd, ontstaat er voor deze transistoren geen enkel kanaal. Tegelijkertijd wordt, dankzij de parallelle aansluiting van VT3 en VT4, de overeenkomstige transistor aan de onderkant van het circuit geopend, waardoor de verbinding van uitgang F met aarde wordt verzekerd. Het blijkt dat F=0 is als er minstens één logische 1 wordt toegepast - dit is de OR-NOT-regel.

De NAND-functie wordt uitgevoerd via een parallelle aansluiting van VT1 en VT2 in het bovenste deel van het circuit en een seriële aansluiting van VT3 en VT4 in het onderste deel (Fig. 16.12). Wanneer nul wordt toegepast op ten minste één ingang, wordt er geen enkel kanaal op VT3 en VT4 gevormd, de uitgang wordt losgekoppeld van aarde. Tegelijkertijd zal ten minste één transistor in het bovenste deel van het circuit (op de poort waarvan een logische nul wordt toegepast) zorgen voor een verbinding van de uitgang F met de stroombron: F = 1 wanneer ten minste één nul wordt toegepast - de EN-NIET-regel.

Korte samenvatting

Afhankelijk van de elementbasis zijn er verschillende IC-productietechnologieën. De belangrijkste zijn TTL op bipolaire transistors en nMOS en CMOS aan veldeffecttransistors.

Sleuteltermen

nMOS-technologie veldeffecttransistors met een n-type geïnduceerd kanaal.

3-statusbuffer– het uitgangsgedeelte van het TTL-circuit, dat de mogelijkheid biedt tot overgang naar de derde, hoogohmige toestand.

CMOS-technologie- IC-productietechnologie gebaseerd op veldeffecttransistors met kanalen met beide soorten elektrische geleidbaarheid.

Open verzamelaar– een optie om het buffergedeelte van TTL-elementen zonder weerstand in het belastingscircuit te implementeren, dat buiten het circuit wordt verwijderd.

Resistieve belastingcircuits– TTL-circuits waarbij de toestand van het buffercircuit wordt bepaald door de toestand van niet één, maar twee transistors.

Transistor-transistorlogica– technologie voor de productie van IC's op basis van bipolaire transistors.

Geaccepteerde afkortingen

CMOS – complementair, metaal, oxide, halfgeleider

Oefenset

Oefeningen voor hoorcollege 16

Oefening 1

Optie 1 voor oefening 1 Teken een circuit van een NOR-element met 3 ingangen met behulp van nMOS-technologie.

Optie 2 voor oefening 1 Teken een circuit van een NAND-element met 3 ingangen met behulp van nMOS-technologie.

Optie 3 voor oefening 1 Teken een circuit van een NOR-element met 4 ingangen met behulp van nMOS-technologie.

Oefening 2

Optie 1 voor oefening 2 Teken een circuit van een NOR-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 2 voor oefening 2 Teken een circuit van een NAND-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 3 voor oefening 2 Teken een circuit van een NOR-poort met 4 ingangen met behulp van CMOS-technologie.

Oefening 3

Optie 1 voor oefening 3 Teken een circuit van een NOR-element met 3 ingangen met behulp van TTL-technologie.

Optie 2 voor oefening 3.Teken een diagram van een NAND-element met 3 ingangen met behulp van TTL-technologie.

Optie 3 voor oefening 3 Teken een circuit van een NOR-element met 4 ingangen met behulp van TTL-technologie.

Oefening 4

Optie 1 voor oefening 4.Teken een circuit van een OR-element met 3 ingangen met behulp van nMOS-technologie.

Optie 2 voor oefening 4 Teken een circuit van een AND-element met 3 ingangen met behulp van nMOS-technologie.

Optie 3 voor oefening 4.Teken een circuit van een OR-element met 4 ingangen met behulp van nMOS-technologie.

Oefening 5

Optie 1 voor oefening 5 Teken het circuit van een OF-poort met 3 ingangen met behulp van CMOS-technologie.

Optie 2 voor oefening 5.Teken een schakelschema van een EN-element met 3 ingangen met behulp van CMOS-technologie.

Optie 3 voor oefening 5 Teken het circuit van een OF-poort met 4 ingangen met behulp van CMOS-technologie.

Oefening 6

Optie 1 voor oefening 6.Teken een circuit van een OR-element met 3 ingangen met behulp van TTL-technologie.

Optie 2 voor oefening 6.Teken een circuit van een EN-element met 3 ingangen met behulp van TTL-technologie.

Optie 3 voor oefening 6.Teken een circuit van een OF-element met 4 ingangen met behulp van TTL-technologie.

Oefening 7

Optie 1 voor oefening 7.Teken een diagram van een 2I-OR-NOT-element met behulp van TTL-technologie.

Optie 2 voor oefening 7.Teken een diagram van een 2I-OR-NOT-element met behulp van CMOS-technologie.

Optie 3 voor oefening 7.Teken een diagram van een 2AND-OR-NOT-element met behulp van nMOS-technologie.

Oefening 8

Optie 1 voor oefening 8 Teken een circuit van een NOR-poort met 3 ingangen en een buffer met 3 toestanden.

Optie 2 voor oefening 8 Teken het circuit van een NAND-poort met 3 ingangen en een open collector.

Optie 3 voor oefening 8 Teken een circuit van een OF-poort met 3 ingangen en een buffer met 3 toestanden.

Voor het ontwerpen van digitale IC's worden naast bipolaire pnp- en pnp-transistors ook unipolaire veldeffect- en kanaaltransistors gebruikt (Fig. 5.17a), die MOS-transistors (MOS-transistors; MOS - Metal-Oxide-Semiconductor - metal- oxide-halfgeleider). Over het algemeen heeft een veldeffecttransistor vier elektroden: source S (Source), drain D (Drain), gate G (Gate) en substraat SS (Substrate). De poortterminal in het FET-beeld wordt dichter bij de bronterminal verschoven. Het kanaalbeeld met een verrijkte stippellijn symboliseert de afwezigheid van geleiding tussen drain en source bij een poort-source-spanning van nul. In afb. 5.17, en de symbolen "+" en "-" geven de polariteit aan van de spanningen op de elektroden voor de normale werking van de veldeffecttransistor. Het substraat wordt meestal aangesloten op de bron of op een van de polen van de voeding.

In afb. 5.17.6 toont een circuit voor het verbinden van een paar complementaire transistors (transistoren met verschillende soorten kanalen), wat een elektronische schakelaar is - omvormer (LE NOT). Een kenmerk van deze schakelaar is de afwezigheid van stroom door de transistors in een statische toestand, omdat bij elke waarde van het ingangssignaal een van de in serie geschakelde transistors gesloten is. De schakelaar verbruikt alleen stroom als hij wordt geschakeld tijdens het tijdsinterval waarin het ingangssignaal verandert. Op dit interval beide transistoren

open, omdat het ingangssignaal waarden heeft, leidt dit tot spanningsverschillen tussen de poorten en bronnen van de -kanaaltransistors, aanzienlijk verschillend van nul. De grootste stroom vloeit bij

Veldeffecttransistors maken het mogelijk om niet alleen digitale, maar ook analoge schakelaars te bouwen voor het schakelen van bipolaire analoge signalen, wat niet mogelijk is met bipolaire transistors. In afb. 5.17,c toont het belangrijkste element van zo'n analoge schakelaar (in plaats van het aardpotentiaal voor het schakelen van bipolaire signalen moet een negatieve spanning worden aangelegd. Bij waarden zijn beide transistors gesloten (de weerstand van de private sleutel is roterend; de sleutel is open, en wanneer een van de transistors opent, afhankelijk van de polariteit van de geschakelde ingangsspanning. In dit geval varieert de weerstand tussen de schakelpolen van eenheden tot honderden ohm, afhankelijk van het type (de weerstand van de open poort). schakelaar). Hoe lager de afhankelijkheid van de spanning van het geschakelde signaal, hoe hoger de lineariteit van de schakelaar. Bij het ontwerpen van analoge schakelaars worden maatregelen genomen om de in- en uitgang van de analoge schakelaar te verbeteren de pool zijn van de schakelaar waarop het geschakelde signaal wordt toegepast.

Er zijn drie belangrijke technologieën ontwikkeld voor de productie van veldeffecttransistor-IC's:

MOS-technologie (n-MOS-technologie),

MOS-technologie p-MOS-technologie),

CMOS-technologie CMOS-technologie; CMOS - Complementaire MOS).

Al deze technologieën worden voortdurend verbeterd om de snelheid en mate van integratie van elementen op de chip te vergroten. Tot op heden zijn enkele tientallen van deze technologieën ontwikkeld.

CMOS IC-circuitontwerp. De eerste CMOS IC-serie werd door het bedrijf ontwikkeld in 1968, daarna werd een serie uitgebracht, die later werd vervangen door een serie met verbeterde kenmerken. Deze IC-series worden door veel buitenlandse bedrijven geproduceerd, bijvoorbeeld serieseries, enz. Algemeen

Het nadeel van IC's uit al deze series is hun lage snelheid (signaalvertragingstijd bereikt honderden milliseconden) en lage uitgangsstromen.

In 1981 ontwikkelden Motorola en National Semiconductor serie-IC's die qua fysieke parameters dicht bij series liggen. Met name de prestaties van deze CMOS- en TTL-series zijn hetzelfde (de gemiddelde poortvertragingstijd is dat niet). Nog betere prestaties werden bereikt in de CMOS-serie die in 1985 werd ontwikkeld door Texas Instruments Inc. (). De positieve eigenschappen van zowel TTL IC's als CMOS IC's werden door het bedrijf geïmplementeerd in de VST-serie IC's (1987), vervaardigd met behulp van BiCMOS-technologie - een technologie waarbij bipolaire en CMOS-transistors op dezelfde chip worden geplaatst met niveaus van input- en output-IC-signalen compatibel met TTL-niveaus).

In tabel 5.9 toont de overeenkomst tussen binnenlandse en buitenlandse series CMOS IC's. De voedingsspanning van een CMOS IC kan binnen ruime grenzen worden gevarieerd: hoe hoger de voedingsspanning, hoe sneller het IC zal werken. In termen van uitgevoerde functies en (of) pinnummering verschillen IC's uit de 4000-serie meestal van TTL IC's met vergelijkbare functionele doeleinden. Het functionele bereik van de IC-serie omvat een deel van de IC's van zowel de TTL 54/74-serie als de CMOS-serie met dezelfde nummers (in al deze series hebben ze hetzelfde functionele doel en dezelfde pinnummering).

In afb. 5.18, a toont de diodebeschermingscircuits van de in- en uitgangen van de LE tegen elektrostatische spanning voor de IC-serie a in Fig. 5.18.6 - voor IC-series Alle digitale IC's hebben een dergelijke bescherming van in- en uitgangen, behalve spanningsniveauomvormers die een andere versie van ingangsbescherming gebruiken (Fig. 5.19). Met de eerste versie van ingangsbeveiliging mogen de ingangssignaalniveaus de voedingsspanning niet overschrijden vanwege het openen van de diode die is aangesloten tussen de ingang en de pool waarde zonder het IC te beschadigen (overmatige spanning wordt gedoofd door een weerstand). In dit geval fungeert het IC als een logische 1 step-down-omzetter. Het ingangscircuit biedt ook bescherming tegen negatieve ingangsspanningen. IN

(zie scan)

Hieronder worden de ingangs- en uitgangsbeveiligingscircuits in de regel niet getoond.

Het verschil tussen de series (Fig. 5.19,a) en (Fig. 5.19,6) is de aanwezigheid van extra buffers aan de uitgangen van de IC van laatstgenoemde om de IC te ontkoppelen van de externe omgeving. In plaats van de serie wordt momenteel een serie met ongebufferde uitgangen geproduceerd, die vergelijkbare elektrische parameters heeft (UB - ongebufferd, B - gebufferd). De aanwezigheid van extra uitgangsbuffers in de CD40005-serie leidt tot een toename van de signaalvertragingen in de LE, maar verbetert de schakelkarakteristieken. Vergelijkende kenmerken van deze series worden gegeven in de tabel. 5.10.

Tabel 5.10. (zie scan) Parameters van de IC's uit de CD4000B- en CD4000UB-serie

De implementatie van de analoge schakelaar wordt getoond in Fig. 5.20. Wanneer de signaalwaarde OE = 1 (OE - Output Enable) is, is de sleutel open en wanneer is deze gesloten. In gesloten toestand wordt de schakelaar gekenmerkt door een hoge uitgangsimpedantie en gebruikelijk is om te zeggen dat de uitgang zich in de Z-toestand bevindt. In plaats van

aardpotentiaal, kunt u een negatieve spanning aanleggen, maar dan moet aan de voorwaarde worden voldaan

Het circuit met twee ingangen wordt getoond in Fig. 5.21. De uitgangstrap op twee complementaire transistoren is een buffertrap, aangezien deze alle interne verbindingen isoleert van de uitgang van de LE. Het verschil tussen de ongebufferde en gebufferde series is duidelijk zichtbaar in Fig. 5.22, waar ze worden gepresenteerd die dezelfde functies uitvoeren. Een ander circuitontwerp van LE 2I-NE wordt getoond in Fig. 5.23.

Een universele set elementen, bestaande uit twee complementaire paren MOS-transistors en een inverter, is geïmplementeerd in (Fig. 5.24). Met deze kit kan de gebruiker externe IC-pinverbindingen gebruiken om analoge schakelaars te verkrijgen

analoge tweekanaalsschakelaar (Fig. 5.25) - pinnen 2 en 9 zijn verbonden; 4 en 11; 3 en 6; 8, 10 en 13; 1, 5 en 12;

drie omvormers - sluit pinnen 2, 11 en 14 aan; 4, 7 en 9; 8 en 13 (uitgang NIET met ingang 6); 1 en 5 (uitgang NIET met ingang 3); 10 - ingangsuitgang NIET;

3OF-NIET - sluit pinnen 4, 7 en 9 aan; en 11; 5, 8 en 12 (LE-uitgang met ingangen 3, 6 en 10);

3I-NIET - sluit pinnen 2, 11 en 14 aan; 4 en 8; 5 en 9; 1, 12 en 13 (LE-uitgang met ingangen 3, 6 en 10);

LE, dat de functie van het verbinden van pinnen 2 en 14 implementeert; 4, 8 en 9; 1 en 11; 5, 12 en 13 (uitvoer

LE, dat de functie van het verbinden van pinnen 2 en 14 implementeert; 7 en 9; 4 en 8; 1, 11 en 13; 5 en 12 (uitvoer;

omvormer met Z-state-uitgang die de functie uitvoert

At- en Z-uitgangsstatus op aansluitpennen 8, 11 en 13;

Vergeleken met TTL IC's moeten de volgende voordelen van de CMOS IC's uit de 4000-serie (561 en 1561-serie) worden opgemerkt:

laag stroomverbruik in het frequentiebereik tot (in statische modus is het stroomverbruik per klep);

groot bereik aan voedingsspanning; u kunt een ongestabiliseerde voeding gebruiken; zeer hoge ingangsimpedantie (hoge belastbaarheid bij frequenties tot

lage afhankelijkheid van kenmerken van temperatuur. Nadelen van de CMOS IC's uit de 4000-serie (561- en 1561-serie) zijn onder meer:

verhoogde uitgangsweerstand (0,5 ... 1 kOhm); grote invloed van belastingscapaciteit en voedingsspanning op vertragingstijd, flankduur en stroomverbruik;

lange vertragingstijden en duur van fronten; breed scala aan alle parameters.

De grafieken van vermogensdissipatie versus frequentie voor CMOS- en TTL-IC's kruisen elkaar op een bepaalde frequentie, aangezien het dynamische vermogen van TTL-IC's zeer weinig afhangt van de schakelfrequentie. Bij de maximaal toegestane frequenties is het stroomverbruik van een CMOS IC van dezelfde orde als dat van een TTL IC.

In de statische modus (zonder overbelasting) verschillen de uitgangssignaalniveaus van een CMOS IC aanzienlijk van die van een CMOS IC, in tegenstelling tot typische waarden. De vereisten voor ingangssignaalniveaus verschillen ook aanzienlijk: voor een CMOS IC, in tegenstelling tot de schakeldrempels zijn dienovereenkomstig verschillend: voor CMOS BC en 1,2 V voor TTL BC. Dit veroorzaakt bepaalde problemen bij het gebruik van TTL en niveau in één apparaat.

Methoden voor het coördineren van niveaus worden besproken in § 5.6.

De serie produceert twee typen CMOS IC's: series die niet op de ingang zijn afgestemd met TTL IC's, en series die op de ingang zijn afgestemd op TTL IC's (die geen extra niveauconversie vereisen). Deze series verschillen in de implementatie van de ingangs- en uitgangscircuits van het IC, getoond in Fig. 5.26, en voor de IC-serie in Fig. 5.26, b - voor de IC-serie in Fig. 5.27 - voor IC-series en in Fig. 5.28 - voor IC-series Schakeldrempels voor IC-series liggen tussen , en voor IC-series is de schakeldrempel gelijk aan de vereiste voor ingangssignaalniveaus gespecificeerd door de ongelijkheden

De ruisimmuniteit van de IC-serie wordt gegeven in de tabel. 5.11, waaruit blijkt dat deze aanzienlijk hoger is dan die van de TTL-serie (zie Tabel 5.5). De grenswaarden van de parameters van de IC's van deze series worden aangegeven in de tabel. 5.12, en aanbevolen bedrijfsomstandigheden

(zie scan)

In tabel 5.13.

Geïntegreerde schakelingen uit de CMOS-serie, met dezelfde nummers (voor buitenlandse IC's) of dezelfde alfanumerieke aanduidingen (voor binnenlandse IC's, afzonderlijk in groepen van de series 176/561/564/1561 en 1564/1554), voeren dezelfde functies uit en vallen samen de lay-out van externe pinnen. In de toekomst zal in de tekeningen voor IC's uit de CMOS-serie de naam van het IC van slechts één specifieke serie worden aangegeven, hoewel soortgelijke IC's zich mogelijk ook in andere series bevinden.

Rijst. 5.29 (zie scan)

In afb. 5.29 presenteert LE AND-NOT, AND, NOT, OR-NOT en de som modulo twee, geproduceerd door de binnenlandse industrie. De grafische symbolen geven het aantal analogen van buitenlandse IC's aan. Logische elementen van de 176-serie worden getoond in Fig. 5.30 uur De toepassing werd hierboven besproken bij het beschrijven van zijn vreemde analoog: complementaire paren transistors, G - poort, drains van p-kanaal- en n-kanaaltransistors, SP en SN - bronnen

(klik om scan te bekijken)

p-kanaal- en n-kanaaltransistors). Buitenlandse LE's, die momenteel geen binnenlandse analogen hebben, worden getoond in Fig. 5.31 en 5.32.

Rijst. 5.32 (zie scan)

De parameters van de CMOS-serie IC worden gegeven in de tabel. , en in de tabel. A2.3 - parameters van de IC's uit de 4000-serie, waarmee in de eerste plaats rekening moet worden gehouden bij het ontwerpen van digitale apparaten en microprocessorapparaten. Parameters van de binnenlandse IC-series 176, 561 en 1561 zijn te vinden in naslagwerken, en IC-series 1554 - in. Nuttig referentiemateriaal over IC's uit de CMOS-serie is beschikbaar op.

Geïntegreerde schakelingen uit de serie 54.AC11000/74.AC11000.

Om het ruisniveau in snelle CMOS-IC's, dat optreedt bij het wisselen van LE's, te verminderen, verdient het de voorkeur om een ​​centrale locatie van de voedingspinnen op

chip, en de IC-uitgangen moeten zich aan de kant bevinden waar de gemeenschappelijke voedingspin (GND) zich bevindt. Het bedrijf heeft een serie uitgebracht waarbij het nummer AND de centrale locatie van de IC-voedingspinnen aangeeft, en de cijfers het serienummer van de IC aangeven, zoals in de andere series. 5.33 toont de LE van deze series.

SN54BCT/SN74BCT serie geïntegreerde schakelingen.

Zoals hierboven vermeld, worden de IC's van deze series vervaardigd met behulp van BiMOS-technologie. De ingangscircuits van het IC zijn gemaakt volgens het circuit getoond in Fig. 5.34a, waardoor de ingangen van deze IC's compatibel zijn met TTL-ingangssignaalniveaus.

Microprocessorsystemen gebruiken een groot aantal busdrivers en transceivers, en op elk gegeven moment bevindt de transceiver of driver van slechts één extern apparaat zich in de actieve toestand, en de rest bevindt zich in de Z-status. Stuurprogramma's en transceivers, geïmplementeerd met behulp van TTL-technologieën, verbruiken stroom in de Z-toestand van de uitgangen van dezelfde orde als in de actieve toestand van de uitgangen, hoewel ze niet het grootste deel van het nuttige werk verrichten.

Het belangrijkste doel van de ontwikkeling van BiMOS IC's was het sterk verminderen van het stroomverbruik in de Z-toestand van IC-uitgangen bedoeld voor het ontwerp van externe apparaten van microprocessorsystemen. In afb. toont het circuit - de status van de uitgang, gemaakt met behulp van BiMOS-technologie, het ingangscircuit getoond in Fig. 5.34,a).

Ongebruikte IC-ingangen.

Bij het ontwerpen van digitale apparaten op IC's mogen niet alle ingangen worden gebruikt. Gebaseerd op de werkingslogica van het apparaat dat wordt ontwikkeld, moet op deze ingangen logisch niveau 0 of niveau 1 worden toegepast. Logisch niveau 0 in zowel TTL- als CMOS-IC's wordt geleverd door een ongebruikte ingang op de behuizing aan te sluiten op ongebruikte ingangen door ze aan te sluiten op een bronvoedingsspanning (TTL IC) of (CMOS IC). Het wordt echter aanbevolen om de ingangen van de TTL IC's uit de 54/74-serie, die multi-emitter-transistors gebruiken, op de stroombron aan te sluiten via een stroombegrenzende weerstand ter bescherming tegen spanningspieken die bijvoorbeeld optreden wanneer de stroom wordt ingeschakeld.

CMOS logische poorten

Equivalente circuits van de hierboven gepresenteerde elementen kunnen worden verkregen met alleen PMOS-transistors. De grootste belangstelling gaat echter uit naar het gecombineerde gebruik van PMOS- en NMOS-transistoren. Deze technologie is tegenwoordig het populairst en wordt CMOS-technologie genoemd. Het biedt maximale prestaties van elementen met een laag stroomverbruik in vergelijking met alle andere technologieën.

In NMOS-circuits werden logische functies geïmplementeerd door een combinatie van NMOS-transistorverbindingen gecombineerd met een stroombegrenzend element.

Omdat Alle elementen die op NMOS-transistoren zijn gebouwd, implementeren negatieve functies (NOT, NOR, NAND), waarna ze conventioneel kunnen worden weergegeven zoals weergegeven in het blokdiagram van figuur 1.9.

Figuur 1.9 - NMOS-circuitstructuur

In dit geval worden alle transistorcircuits gecombineerd tot een PDN-blok (Pull-down Network) - een negatief logisch blok. Om directe logische functies te implementeren, is het noodzakelijk om twee negatieve elementen met elkaar te verbinden, waardoor de prestaties van het gehele element als geheel afnemen. Het concept van CMOS-circuits is gebaseerd op de implementatie van directe functies (AND, OR) op PMOS-transistors op een zodanige manier dat directe logische blokken (PUN - Pull-up Network) en negatieve logische blokken (PDN - Pull-down Network) zijn complementair aan elkaar. Het logische circuit dat een typisch logisch element implementeert, zal dan de vorm hebben die wordt weergegeven in figuur 1.10.

Figuur 1.10 - CMOS-circuitstructuur

Voor elke combinatie van ingangssignalen stelt PDN het logische nulniveau in op de uitgang Vf, of stelt PUN het logische nulniveau in op deze uitgang. PDN en PUN hebben een gelijk aantal transistors, die zo zijn geplaatst dat de twee blokken parallel werken. Waar de PDN bestaat uit NMOS-transistors die in serie zijn geschakeld, is de PUN opgebouwd uit PMOS-transistors die parallel zijn geschakeld, en omgekeerd.

Het eenvoudigste voorbeeld van een CMOS-circuit, een inverter, wordt weergegeven in figuur 1.11.

Figuur 1.11 - Implementatie van een CMOS-omvormer

Wanneer het signaal V x = OV is transistor T2 uit en is transistor T1 aan. Daarom is Vf = 5V, en aangezien T2 gesloten is, vloeit er geen stroom door de transistors. Als V x = 5V, dan is T2 open en T1 gesloten. Dus Vf = 0V, en er zal nog steeds geen stroom in het circuit zijn, omdat transistor T1 is gesloten. Deze eigenschap geldt voor alle CMOS-circuits: logische elementen verbruiken vrijwel geen stroom in de statische modus. De stroom in dergelijke circuits zal alleen vloeien tijdens het schakelen van elementen (dat is de reden waarom, naarmate de werkingsfrequentie van apparaten die met deze technologie zijn gebouwd, toeneemt, het energieverbruik ook toeneemt). Als gevolg hiervan zijn CMOS-circuits de meest populaire technologie geworden voor het implementeren van digitale logische apparaten.

Figuur 1.12 toont het schakelschema van een CMOS NAND-poort. De implementatie van dit element is vergelijkbaar met het NMOS-circuit getoond in figuur 1.5, behalve dat de stroombegrenzende weerstand is vervangen door een PUN-blok dat bestaat uit twee parallel geschakelde PMOS-transistors. De waarheidstabel in de figuur toont de toestand van elk van deze vier transistoren voor elke logische combinatie van ingangen x 1 en x 2 . Het is eenvoudig te verifiëren dat dit circuit de logische NAND-functie implementeert. In een statische toestand is er geen pad waarlangs stroom van VDD naar Gnd kan vloeien.

Figuur 1.12 - CMOS-implementatie van een NAND-poort

Het circuit in figuur 1.12 kan worden afgeleid van een logische uitdrukking die de logische NAND-functie definieert. Deze uitdrukking definieert de omstandigheden waarin F= 1; daarom bepaalt het het gedrag van het PUN-blok. Omdat dit blok bestaat uit PMOS-transistors die worden ingeschakeld wanneer een logische nul op hun ingangen wordt toegepast, opent de ingangsvariabele x i de transistor als x i = 0. Volgens de regel van De Morgan hebben we:

Dus f = 1, wanneer ingang x 1 of ingang x 2 logisch nul is, wat betekent dat de PUN twee parallel geschakelde PMOS-transistors moet hebben. Het PDN-blok moet de functie f aanvullen, die de vorm heeft:

f = x 1 x 2

Functie f = 1, wanneer beide ingangen x 1 en x 2 1 zijn, moet het PDN-blok dus twee NMOS-transistors in serie hebben.

Het circuit voor de CMOS-implementatie van de NOR-poort kan worden afgeleid van een Booleaanse uitdrukking.